EEPW首頁(yè) >>
主題列表 >>
cadence
cadence 文章 進(jìn)入cadence技術(shù)社區
Tensilica設計流程支持Cadence Encounter RTL Compiler工具
- Cadence聯(lián)合Tensilica公司共同宣布，Tensilica在支持其鉆石系列和Xtensa IP核的CAD流程中開(kāi)始支持Cadence公司Encounter RTL Compiler進(jìn)行全局綜合。Encounter RTL Compiler的全局綜合功能使Tensilica的客戶(hù)能夠利用Tensilica公司IP核設計出更小、更快且更低功耗的微處理器產(chǎn)品。 作為Cadence OpenChoice IP計劃成員之一，Tensilica結合Encounter RTL Compiler和其市
- 關(guān)鍵字： Cadence Tensilica 設計流程
Cadence新的Allegro平臺變革下一代PCB設計生產(chǎn)力
- Cadence設計系統公司發(fā)布Cadence®Allegro®系統互連設計平臺針對印刷電路板（PCB）設計進(jìn)行的全新產(chǎn)品和技術(shù)增強.改進(jìn)后的平臺為約束驅動(dòng)設計提供了重要的新功能，向IC、封裝和板級設計領(lǐng)域的設計團隊提供新技術(shù)和增強以提升易用性、生產(chǎn)率和協(xié)作能力，從而為PCB設計工程師樹(shù)立了全新典范。 “隨著(zhù)供電電壓下降和電流需要增加，在設計PCB系統上的功率提交網(wǎng)絡(luò )(Power Delivery Network)過(guò)程中必須考慮封裝和IC特性,”華為公司SI經(jīng)
- 關(guān)鍵字： Allegro Cadence PCB 消費電子 PCB 電路板 消費電子
CADENCE推出第一套完整的定制IC仿真和驗證方案
- Cadence發(fā)布了Cadence Virtuoso Multi-Mode Simulation (MMSIM 6.2版)。這是電子設計工業(yè)內首個(gè)端到端的定制IC模擬與驗證解決方案，使用通用、全集成的網(wǎng)表和模型數據庫來(lái)仿真射頻、模擬、存儲器和混合信號設計及設計模塊。這款突破性產(chǎn)品能夠讓設計者在仿真引擎間自由切換，而不會(huì )產(chǎn)生任何兼容或解釋問(wèn)題，從而提高了一致性、精確性和設計覆蓋面，同時(shí)縮短了時(shí)間周期并降低了風(fēng)險。整體效果是該產(chǎn)品降低了采用、支持和擁有成本，并
- 關(guān)鍵字： CADENCE IC仿真 測量 測試 驗證方案
Cadence聯(lián)合IBM、三星和特許半導體聯(lián)合推出65納米參考流程
- Cadence宣布基于65納米通用功率格式（CPF）面向Common Platform技術(shù)的參考流程即日上市。該參考流程是Cadence與Common Platform聯(lián)盟之間長(cháng)期合作的最新成果，該聯(lián)盟的成員企業(yè)包括IBM、特許半導體制造和三星。 Cadence與Common Platform技術(shù)合作伙伴緊密合作，開(kāi)發(fā)65納米流程。它基于Cadence數字IC設計平臺，包含Encounter Timing System和CPF，可加快低功耗系統級芯片（So
- 關(guān)鍵字： 65納米 Cadence 消費電子 消費電子
數字IC設計平臺的最新軟件版本
- CADENCE發(fā)布了Cadence Encounter 數字IC設計平臺的最新軟件版本，增加了業(yè)內領(lǐng)先的功能特性，包括全芯片優(yōu)化、面向65納米及以下工藝的超大規?；旌闲盘栐O計支持，具有對角布線(xiàn)能力的Encounter X Interconnect Option，以及之前已經(jīng)公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設計。新平臺提供了L、XL和GXL三種配置，為先進(jìn)半導體設計提供更佳的易用性，更短的設計時(shí)間以及更高的性能。 “最新版本Enc
- 關(guān)鍵字： CADENCE DFM ENCOUNTER 電源技術(shù) 模擬技術(shù) EDA IC設計
Cadence發(fā)布Cadence Encounter數字IC設計平臺最新版
- Cadence設計系統公司發(fā)布Cadence Encounter® 數字IC設計平臺的最新軟件版本，增加了業(yè)內領(lǐng)先的功能特性，包括全芯片優(yōu)化、面向65納米及以下工藝的超大規?；旌闲盘栐O計支持，具有對角布線(xiàn)能力的Encounter X Interconnect Option，以及之前已經(jīng)公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設計。新平臺提供了L、XL和GXL三種配置，為先進(jìn)半導體設計提供更佳的易用性，更短的設計時(shí)間以及更高的性能。 “最新版本Encounter平臺的發(fā)
- 關(guān)鍵字： Cadence IC設計 單片機 嵌入式系統 EDA IC設計
Cadence的Global Route Environment技術(shù)為PCB設計制訂新標準
- Cadence設計系統公司發(fā)布了面向Cadence® Allegro® PCB設計的Global Route Environment技術(shù)。這一革命性的技術(shù)結合了圖形化的互連流規劃架構和層次化全局布線(xiàn)引擎，為PCB設計人員提供了自動(dòng)、智能的規劃和布線(xiàn)環(huán)境。作為首個(gè)將智能自動(dòng)化引入前所未有領(lǐng)域的自動(dòng)布線(xiàn)解決方案，Global Route Environment 技術(shù)代表了一次意義重大的飛躍，并建立了一種全新的PCB設計規
- 關(guān)鍵字： Cadence Environment Global PCB設計 Route 單片機 嵌入式系統 PCB 電路板
Cadence為PCB設計制訂新標準Global Route Environment
- Cadence設計系統公司今日發(fā)布了面向Cadence® Allegro® PCB設計的Global Route Environment技術(shù)。這一革命性的技術(shù)結合了圖形化的互連流規劃架構和層次化全局布線(xiàn)引擎，為PCB設計人員提供了自動(dòng)、智能的規劃和布線(xiàn)環(huán)境。作為首個(gè)將智能自動(dòng)化引入前所未有領(lǐng)域的自動(dòng)布線(xiàn)解決方案，Global Route Environment 技術(shù)代表了一次意義重大的飛躍，并建立了一種全新的PCB設計規范。 該技術(shù)問(wèn)世之前，PCB設計人員要花費幾周或幾個(gè)月的時(shí)間
- 關(guān)鍵字： Cadence PCB 單片機 嵌入式系統 PCB 電路板
CADENCE邏輯設計技術(shù)為亞太芯片設計商帶來(lái)競爭優(yōu)勢
- CADENCE宣布四家亞太芯片設計公司——Altek 公司、互芯集成電路有限公司（CoolSand Technologies）、韓國電子通信研究院(ETRI)以及 Moai電子公司已經(jīng)選擇具有全局綜合技術(shù)的 Cadence® Encounter® RTL Compiler解決方案，以改良芯片設計，加快上市時(shí)間。Encounter RTL Compiler綜合與Encounter Confo
- 關(guān)鍵字： CADENCE 單片機 競爭優(yōu)勢 邏輯設計 嵌入式系統 通訊 網(wǎng)絡(luò ) 無(wú)線(xiàn) 亞太芯片設計商
飛思卡爾使用CADENCE模擬混合信號錦囊加速流程開(kāi)發(fā)
- Cadence宣布飛思卡爾半導體公司已經(jīng)采用Cadence Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾是無(wú)線(xiàn)、網(wǎng)絡(luò )、汽車(chē)、消費和工業(yè)市場(chǎng)的嵌入式半導體設計及制造的全球領(lǐng)先企業(yè)。飛思卡爾已經(jīng)采用AMS Methodology Kit以應用高級AMS技術(shù)、流程和方法學(xué)的主要功能。通過(guò)使用Cadence錦囊作為其基礎方法學(xué)，飛思卡爾能夠更加迅速地獲取并在全球實(shí)施、內部開(kāi)發(fā)世界級設
- 關(guān)鍵字： CADENCE 單片機 飛思卡爾 混合信號 流程開(kāi)發(fā) 模擬 嵌入式系統
CADENCE、MAGMA和EXTREME DA通過(guò)Si2開(kāi)發(fā)行業(yè)標準庫格式
- 在A(yíng)RM公司, Virage Logic Corporation 公司和Altos Design Automation公司的支持下,Cadence設計系統公司、Magma®公司和Extreme DA宣布，在Si2組織的Open Modeling Coalition框架下成功開(kāi)發(fā)出一種全新的標準統計分析庫格式。這種開(kāi)放的統計庫格式是基于電流源模型。其開(kāi)發(fā)目的除了促進(jìn)65納米及以下工藝節點(diǎn)的設計工具和方法學(xué)之
- 關(guān)鍵字： CADENCE DA MAGMA和EXTREME Si2 電源技術(shù) 模擬技術(shù) 統計分析 行業(yè)標準庫格式
CADENCE與中芯提供90納米低功耗解決方案
- Cadence 設計系統公司與中芯國際集成電路制造有限公司宣布，兩家公司已經(jīng)聯(lián)合開(kāi)發(fā)出低功耗數字設計參考流程，支持SMIC先進(jìn)的90納米工藝技術(shù)。該設計參考流程包含對Cadence® Encounter®時(shí)序系統的支持，以滿(mǎn)足設計師為計算機、消費電子、網(wǎng)絡(luò )及無(wú)線(xiàn)產(chǎn)品市場(chǎng)開(kāi)發(fā)集成電路越來(lái)越高的需求。 該設計參考流程結合了Cadence Encounter數字IC設計平臺和Cadence可制造性設計(DFM）技術(shù)，攻克
- 關(guān)鍵字： 90納米 CADENCE 單片機 低功耗 工業(yè)控制 解決方案 嵌入式系統 通訊 網(wǎng)絡(luò ) 無(wú)線(xiàn) 中芯國際 工業(yè)控制
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設計技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設計服務(wù)供應商。其解決方案旨在提升和監控半導 [ 查看詳細 ]
cadence相關(guān)帖子
cadence資料下載
cadence視頻
cadence專(zhuān)欄文章
相關(guān)主題
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473