EEPW首頁(yè) >>
主題列表 >>
cadence
cadence 文章 進(jìn)入cadence技術(shù)社區
Cadence Palladium XP助力QLogic
- 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司日前宣布 QLogic 已采用 Cadence Palladium XP 驗證計算平臺以便加快復雜網(wǎng)絡(luò )交換機的設計。QLogic制造光纖通道、10Gb以太網(wǎng)融合網(wǎng)絡(luò )和面向存儲和高性能計算 (HPC) 應用的InfiniBand交換機。這些交換機提供了推動(dòng)全球領(lǐng)先OEM和最終用戶(hù)的存儲、數據和HPC網(wǎng)絡(luò )向前發(fā)展所需的端口密度和性能。
- 關(guān)鍵字： Cadence 交換機 Palladium XP
Cadence Palladium XP支持QLogic快速開(kāi)發(fā)先進(jìn)的網(wǎng)絡(luò )交換機
- 全球電子設計創(chuàng )新領(lǐng)先企業(yè) Cadence設計系統公司 (NASDAQ:CDNS) 日前宣布 QLogic 已采用 Cadence Palladium XP 驗證計算平臺以便加快復雜網(wǎng)絡(luò )交換機的設計。QLogic制造光纖通道、10Gb以太網(wǎng)融合網(wǎng)絡(luò )和面向存儲和高性能計算 (HPC) 應用的InfiniBand交換機。這些交換機提供了推動(dòng)全球領(lǐng)先OEM和最終用戶(hù)的存儲、數據和HPC網(wǎng)絡(luò )向前發(fā)展所需的端口密度和性能。使用Palladium XP系統，QLogic大幅縮短了與開(kāi)發(fā)復雜的數百萬(wàn)門(mén) (multi-mi
- 關(guān)鍵字： Cadence 網(wǎng)絡(luò )交換機 QLogic
ARM與Cadence簽署了新的EDA技術(shù)應用長(cháng)期協(xié)議
- ARM與Cadence設計系統公司(NASDAQ: CDNS)日前宣布成功流片了業(yè)界首款基于A(yíng)RM CortexTM-A15 MPCoreTM 處理器的20納米設計。該測試芯片面向TSMC的20納米工藝，由來(lái)自ARM、Cadence與TSMC的工程師使用Cadence RTL-to-signoff流程共同開(kāi)發(fā)完成。今天的聲明是ARM和Cadence在優(yōu)化Cortex-A15處理器設計流程方面合作18個(gè)月的成果。 “Cortex-A15是我們迄今為止最高級的ARM處理器。ARM一直致力
- 關(guān)鍵字： Cadence EDA
ARM與Cadence實(shí)現行業(yè)里程碑
- ARM與Cadence設計系統公司今天宣布成功流片了業(yè)界首款基于A(yíng)RM CortexTM-A15 MPCoreTM 處理器的20納米設計。該測試芯片面向TSMC的20納米工藝，由來(lái)自ARM、Cadence與TSMC的工程師使用Cadence RTL-to-signoff流程共同開(kāi)發(fā)完成。今天的聲明是ARM和Cadence在優(yōu)化Cortex-A15處理器設計流程方面合作18個(gè)月的成果。
- 關(guān)鍵字： Cadence 處理器 Cortex-A15
X-FAB認證Cadence物理驗證系統用于所有工藝節點(diǎn)
- 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence 設計系統公司 (NASDAQ: CDNS)，今天宣布頂尖的模擬/混合信號半導體應用晶圓廠(chǎng)X-FAB，已認證Cadence物理驗證系統用于其大多數工藝技術(shù)。晶圓廠(chǎng)的認證意味著(zhù)X-FAB已在其所有工藝節點(diǎn)中審核認可了Cadence物理實(shí)現系統的硅精確性，混合信號客戶(hù)可利用其與Cadence Virtuoso和Encounter流程的緊密結合獲得新功能與效率優(yōu)勢。 “創(chuàng )造高級混合信號SoC意味著(zhù)極大的挑戰，”X-FAB首席技術(shù)官Jens Kosch博士說(shuō)，“我們的客戶(hù)
- 關(guān)鍵字： Cadence SoC
Giantec采用Virtuoso流程實(shí)現了30%的效率提升
- 2011年9月19日 — 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS)，今日宣布Giantec Semiconductor Corp.已采用Cadence Virtuoso 統一定制/模擬（IC6.1）以及Encounter 統一數字流程生產(chǎn)其混合信號芯片。Giantec最近采用Cadence軟件設計并成功流片了一款用于低功耗微控制器的存儲器產(chǎn)品，這款低功耗微控制器應用于智能卡、智能電表和消費電子產(chǎn)品。使用Cadence Virtuoso統一定制/模擬流程開(kāi)發(fā)其混合信號
- 關(guān)鍵字： Cadence 微控制器
Cadence推出28納米可靠數字端到端流程
- 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS) ，宣布推出28納米的可靠數字端到端流程，推動(dòng)千兆門(mén)/千兆赫系統級芯片(SoC)設計，在性能與上市時(shí)間方面都有著(zhù)明顯的優(yōu)勢。在Cadence的硅實(shí)現方法的驅動(dòng)下，在統一化設計、實(shí)現與驗證流程中，通過(guò)技術(shù)集成和對核心架構與算法大幅改進(jìn)，基于Encounter的全新流程提供了更快、更具決定性的途徑實(shí)現千兆門(mén)/千兆赫硅片。
- 關(guān)鍵字： Cadence 28納米
Cadence采用最新數字端到端流程推動(dòng)28納米的千兆門(mén)/千兆赫設計
- 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司，宣布推出28納米的可靠數字端到端流程，推動(dòng)千兆門(mén)/千兆赫系統級芯片(SoC)設計，在性能與上市時(shí)間方面都有著(zhù)明顯的優(yōu)勢。在Cadence的硅實(shí)現方法的驅動(dòng)下，在統一化設計、實(shí)現與驗證流程中，通過(guò)技術(shù)集成和對核心架構與算法大幅改進(jìn)，基于Encounter的全新流程提供了更快、更具決定性的途徑實(shí)現千兆門(mén)/千兆赫硅片。通過(guò)與Cadence的模擬/混合信號與硅/封裝協(xié)同設計領(lǐng)域的無(wú)縫綜合，新的數字28納米流程讓設計師能夠全局考慮整個(gè)芯片流程，在高性能、低功耗
- 關(guān)鍵字： Cadence 28納米
展訊實(shí)現其首款40納米產(chǎn)品的一次性流片成功
- ????????Cadence端到端芯片實(shí)現流程幫助基帶芯片生產(chǎn)商提高生產(chǎn)力、改進(jìn)預測準確性以及縮短產(chǎn)品上市時(shí)間 全球領(lǐng)先的電子設計創(chuàng )新企業(yè)Cadence設計系統公司，宣布總部位于上海的無(wú)線(xiàn)通信基帶和RF處理器解決方案領(lǐng)先供應商展訊通信有限公司已將其芯片設計流程成功遷移到Cadence Silicon Realization，并實(shí)現了其首款40納米低功耗GSM/GPRS/EDGE/TD-SCDMA/HSPA商用無(wú)線(xiàn)通信
- 關(guān)鍵字： 展訊 40納米 Cadence EDA
中芯國際采用Cadence公司 DFM 和低功耗硅技術(shù)
- 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司，今天宣布中國最大的半導體晶圓廠(chǎng)中芯國際集成電路制造有限公司，已經(jīng)將Cadence? Silicon Realization產(chǎn)品作為其65納米參考流程4.1版本(Reference Flow 4.1)可制造性設計(DFM)以及低功耗技術(shù)的核心。以Cadence Encounter Digital Implementation System為基礎，兩家公司合作為65納米系統級芯片(SoC)設計提供了一個(gè)完整的端到端的Silicon Realiza
- 關(guān)鍵字： 中芯國際 Cadence 65納米
中芯國際采用Silicon Realization 技術(shù)構建其65納米參考流程
- Cadence 設計系統公司12月6日宣布，中國最大的半導體晶圓廠(chǎng)中芯國際集成電路制造有限公司已經(jīng)將CadenceR Silicon Realization 產(chǎn)品作為其65納米參考流程4.1版本(Reference Flow 4.1)可制造性設計(DFM)以及低功耗技術(shù)的核心。以 Cadence Encounter Digital Implementation System 為基礎，兩家公司合作為65納米系統級芯片(SoC)設計提供了一個(gè)完整的端到端的 Silicon Realization 流程。
- 關(guān)鍵字： Cadence 晶圓 可制造性設計
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設計技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設計服務(wù)供應商。其解決方案旨在提升和監控半導 [ 查看詳細 ]
cadence相關(guān)帖子
cadence資料下載
cadence視頻
cadence專(zhuān)欄文章
相關(guān)主題
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473