數字IC設計平臺的最新軟件版本

CADENCE發(fā)布了Cadence Encounter 數字IC設計平臺的最新軟件版本，增加了業(yè)內領(lǐng)先的功能特性，包括全芯片優(yōu)化、面向65納米及以下工藝的超大規?；旌闲盘栐O計支持，具有對角布線(xiàn)能力的Encounter X Interconnect Option，以及之前已經(jīng)公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設計。新平臺提供了L、XL和GXL三種配置，為先進(jìn)半導體設計提供更佳的易用性，更短的設計時(shí)間以及更高的性能。

“最新版本Encounter平臺的發(fā)布對于STARC成員來(lái)說(shuō)是一次重大發(fā)展，因為它用一種全面、高效的方法解決了低功耗設計和生產(chǎn)制造中的核心問(wèn)題?！盨TARC副總裁兼總經(jīng)理Nubuyuki Nishiguchi說(shuō)，“這種集成的、貫穿前端至后端的方法為頂尖的設計師們創(chuàng )造了巨大的價(jià)值?！?

最新版本Encounter平臺的一個(gè)關(guān)鍵功能就是支持基于Si2的 CPF 1.0標準的Cadence 低功耗解決方案。Cadence 低功耗解決方案提供了完整的設計流程，覆蓋邏輯設計、驗證和物理實(shí)現。CPF是一種業(yè)界標準格式，用于指定整個(gè)設計流程的節電技  
術(shù)——能夠讓團隊共享和復用低功耗信息。

此外，最新版本的Encounter平臺提供了前所未有的可制造性設計（DFM）支持、成品率優(yōu)化、面向光刻的布線(xiàn)、使用新總線(xiàn)布線(xiàn)能力的混合信號設計，以及運用 Virtuoso® UltraSim 全芯片模擬器的關(guān)鍵路徑模擬等新特性。該平臺還支持全新的面向功耗的自動(dòng)宏布局，和同步多態(tài)多角(MMMC)的時(shí)序分析和優(yōu)化等特性。Encounter X Interconnect Option則提供了更高的芯片質(zhì)量（時(shí)序、功耗、性能要求）并節約了成本。

“我們將繼續對Encounter平臺進(jìn)行重大改進(jìn)，以在先進(jìn)低功耗和45/65納米設計上繼續保持業(yè)界領(lǐng)先地位。最新的研發(fā)成果將會(huì )讓大多數先進(jìn)IC設計直接受益?！盋adenceIC數字及低功耗推進(jìn)部全球副總裁徐季平博士表示，“該版本將多項重大技術(shù)突破——如全局先進(jìn)低功耗設計、DFM、Encounter X Interconnect Option和混合信號設計等，囊括于一個(gè)高度集成的設計環(huán)境之中?！?