<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > CADENCE推出第一套完整的定制IC仿真和驗證方案

CADENCE推出第一套完整的定制IC仿真和驗證方案

——
作者: 時(shí)間:2007-05-16 來(lái)源:EEPW 收藏
Cadence發(fā)布了Cadence Virtuoso Multi-Mode Simulation (MMSIM 6.2版)。這是電子設計工業(yè)內首個(gè)端到端的定制IC模擬與驗證解決方案,使用通用、全集成的網(wǎng)表和模型數據庫來(lái)仿真射頻、模擬、存儲器和混合信號設計及設計模塊。這款突破性產(chǎn)品能夠讓設計者在仿真引擎間自由切換,而不會(huì )產(chǎn)生任何兼容或解釋問(wèn)題,從而提高了一致性、精確性和設計覆蓋面,同時(shí)縮短了時(shí)間周期并降低了風(fēng)險。整體效果是該產(chǎn)品降低了采用、支持和擁有成本,并加快了產(chǎn)品上市時(shí)間。

Virtuoso MMSIM 6.2 與新版Virtuoso定制設計環(huán)境緊密集成,能實(shí)現完整的“設計到驗證(Design-to-Verification)”方法學(xué)。另外,Virtuoso MMSIM 還提供了創(chuàng )新的并可有效節約成本的令牌式許可模型 (Token-based Licensing Model),使設計者能夠最優(yōu)化地使用各種仿真技術(shù)。比起以往使用不同供應商的多種仿真技術(shù),這種模型大大降低了采用和支持成本。

Virtuoso Multi-Mode Simulation產(chǎn)品支持設計錦囊

新版Virtuoso Multi-Mode Simulation 產(chǎn)品支持最近發(fā)布的Cadence AMS設計方法學(xué)錦囊、RF設計方法學(xué)錦囊及低功耗設計方法學(xué)錦囊。這三個(gè)錦囊均提供了先進(jìn)的方法學(xué)和最佳實(shí)踐,它們均使用Cadence Virtuoso Multi-Mode Simulation 產(chǎn)品進(jìn)行驗證。

Virtuoso MMSIM 6.2中的新特性——分層次的增強

Virtuoso MMSIM 6.2提供了整體、集成化的仿真解決方案和共享的許可模型,可更好地滿(mǎn)足各種用戶(hù)需求。該解決方案包括Virtuoso Spectre Circuit Simulator、Virtuoso UltraSim Full Chip Simulator和Virtuoso AMS Designer。這些仿真器都包含分層次的配置,針對不同的設計復雜性均有針對性的增強。所有這些都緊密集成在Virtuoso平臺模擬設計環(huán)境中。

Cadence Virtuoso Spectre Circuit Simulator L

快速、精確的SPICE級仿真;經(jīng)優(yōu)化的引擎可提供3倍于傳統SPICE工具的性能改進(jìn) 
增強的Monte Carlo分析可減少仿真量低至原來(lái)的1/10

Cadence Virtuoso Spectre Circuit Simulator XL

集成的模擬、射頻和高速能力 
針對高動(dòng)態(tài)范圍、弱非線(xiàn)性RF電路進(jìn)行快速、精確的仿真,具有增強的頻域多速諧波平衡引擎 
已獲專(zhuān)利的時(shí)域shooting 算法,針對強非線(xiàn)性電路進(jìn)行優(yōu)化 
針對模擬噪聲分析及鎖相環(huán)路中抖動(dòng)分析的新流程。這些噪聲和抖動(dòng)是許多混合信號SoC設計芯片重啟(re-spin)的根源

Virtuoso UltraSim全芯片模擬器L

針對模擬、混合信號、RF、存儲及SoC設計模塊和全芯片級版圖前和版圖后驗證,提供的快速、高容量、SPICE精確的晶體管級仿真

Virtuoso UltraSim全芯片模擬器XL

提供高性能數字解算器,以高達10倍的更佳性能快速驗證百萬(wàn)量級晶體管定制數字設計 
易于使用的針對電子遷移和阻流降(IR Drop)分析的流程,支持對存儲器和大型模擬/混合信號設計進(jìn)行的電氣驗證

Virtuoso AMS Designer 

混合信號仿真,能在需要時(shí)方便地訪(fǎng)問(wèn)Virtuoso Spectre L、Virtuoso Spectre XL、Virtuoso UltraSim L及Virtuoso UltraSim XL 
增強的混合信號RF,與Virtuoso Spectre XL相集成 
當與Virtuoso UltraSim XL配合使用進(jìn)行SoC驗證時(shí),能提供顯著(zhù)的性能提升


評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>