飛思卡爾使用CADENCE模擬混合信號錦囊加速流程開(kāi)發(fā)

　　Cadence宣布飛思卡爾半導體公司已經(jīng)采用Cadence Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾是無(wú)線(xiàn)、網(wǎng)絡(luò )、汽車(chē)、消費和工業(yè)市場(chǎng)的嵌入式半導體設計及制造的全球領(lǐng)先企業(yè)。飛思卡爾已經(jīng)采用AMS Methodology Kit以應用高級AMS技術(shù)、流程和方法學(xué)的主要功能。通過(guò)使用Cadence錦囊作為其基礎方法學(xué)，飛思卡爾能夠更加迅速地獲取并在全球實(shí)施、內部開(kāi)發(fā)世界級設計流程的實(shí)力。

　　“Cadence AMS Methodology Kit讓我們有機會(huì )將經(jīng)過(guò)驗證和測試的混合信號設計實(shí)例應用到某些最復雜的問(wèn)題中，這是我們在將模擬和數字電路集成到IC中時(shí)經(jīng)常遇到的?！憋w思卡爾半導體的方法學(xué)及流程開(kāi)發(fā)主管Ross Hirschi說(shuō)，“我們預計Cadence錦囊中經(jīng)檢驗的方法學(xué)將會(huì )幫助我們在比以往更高的生產(chǎn)力水平上證明和實(shí)施尖端混合信號方法學(xué)。

　　“Cadence非常高興能夠與飛思卡爾合作，為他們提供AMS Methodology Kit，以加速他們的流程開(kāi)發(fā)?！盋adence營(yíng)銷(xiāo)高級副總裁Ajay Malhotra說(shuō)，“C  
adence將繼續大規模投資支持我們的錦囊策略，努力支持我們的客戶(hù)，讓他們追求更高效率的解決方案，迎接當今的設計挑戰?！?

　　Cadence錦囊能夠讓IC設計師加速特定技術(shù)的產(chǎn)品開(kāi)發(fā)。Cadence錦囊面向多種EDA技術(shù)領(lǐng)域的設計挑戰，例如模擬與混合信號(AMS)、硅封裝(SiP)、覆蓋率為導向的功能驗證以及射頻集成電路(RFIC)等應用。它包含久經(jīng)考驗的方法學(xué)和流程和特定技術(shù)領(lǐng)域的典型設計演示，并搭配應用性咨詢(xún)服務(wù)(Applicability Consulting)，。通過(guò)使用Cadence錦囊，客戶(hù)可以將更多的設計資源放在設計的差異化上，而不用開(kāi)發(fā)設計基礎架構。