臺積新晶圓制程技術(shù)加速實(shí)現3D IC

　　臺積電正多管齊下打造兼顧效能與功耗的新世代處理器。為優(yōu)化處理器性能并改善晶體管漏電流問(wèn)題，臺積電除攜手硅智財業(yè)者，推進(jìn)鰭式晶體管(FinFET)制程商用腳步外，亦計劃從晶圓導線(xiàn)(Interconnect)和封裝技術(shù)著(zhù)手，加速實(shí)現三維芯片(3DIC);同時(shí)也將提早布局新一代半導體材料，更進(jìn)一步提升晶體管傳輸速度。

　　臺積電先進(jìn)組件科技暨TCAD部門(mén)總監CarlosH.Diaz提到，臺積電亦已開(kāi)始布局10奈米制程，正積極開(kāi)發(fā)相關(guān)微影技術(shù)。

　　臺積電先進(jìn)組件科技暨技術(shù)型計算機輔助設計(TCAD)部門(mén)總監CarlosH.Diaz表示，由于行動(dòng)處理器須兼具高效能、低功耗價(jià)值，且每一代產(chǎn)品更迭迅速，因此晶圓廠(chǎng)已不能單純從制程微縮的角度出發(fā)，必須著(zhù)眼晶圓制程相關(guān)的各個(gè)環(huán)節，方能滿(mǎn)足IC設計業(yè)者需求?；诖艘桓拍?，臺積電將同步改良晶體管、導線(xiàn)及封裝結構，以提高芯片晶體管密度、傳輸速度，并降低漏電流。

　　Diaz指出，臺積電將一改過(guò)去花2年時(shí)間跨入下一個(gè)制程世代的規劃，2014年發(fā)表20奈米(nm)方案后，將提早1年在2015年推出16奈米FinFET，以3D結構增加晶體管密度并減少漏電流情形。該公司正攜手安謀國際(ARM)、Imagination推動(dòng)FinFET試產(chǎn)，并加緊研發(fā)水浸潤式微影(WaterImmersionLithography)雙重曝光(Double-patterning)技術(shù)，以及極紫外光(EUV)單曝光(SingleExposure)，期提早跨越量產(chǎn)成本門(mén)坎。

　　Diaz也透露，就目前與Imagination的技術(shù)合作進(jìn)展來(lái)看，預估2015年16奈米FinFET正式上市后，相較于現有28奈米處理器，內建GPU將達到十倍以上的每秒浮點(diǎn)運算次數(FLOPS)，并將擴增四倍以上頻寬，有助在更小的GPU單位面積下，激發(fā)更多運算效能。

　　至于晶圓導線(xiàn)和封裝結構部分，臺積電也計劃以2.5D/3DIC方案，克服高密度芯片整合、散熱和連接功耗等問(wèn)題。Diaz強調，平面式芯片已逐漸面臨效能、功耗改善的瓶頸，晶圓廠(chǎng)須取法3D晶體管概念，利用硅穿孔(TSV)等封裝技術(shù)革新，達成芯片子系統堆棧設計;同時(shí)還須針對晶圓后段導線(xiàn)制程(BEOL)導入新一代低介電常數(LowK)材質(zhì)，以縮減金屬導線(xiàn)互連的電阻電容延遲(RCDelay)。

　　據悉，目前臺積電已透過(guò)獨家CoWoS2.5D制程，成功堆棧邏輯芯片與WideI/O內存，未來(lái)終極目標系將手機內部所有芯片子系統融合在一起，實(shí)現超高整合度的晶圓系統層級設計。

　　除了在硅晶圓上下功夫外，晶圓廠(chǎng)也須開(kāi)發(fā)新的半導體材料。Diaz指出，隨著(zhù)半導體制程加速演進(jìn)，硅材料的物理極限已近在咫尺，驅動(dòng)晶圓廠(chǎng)提早展開(kāi)換料布局，包括三五族(III-V)、鎳或鍺等材料均是極具發(fā)展潛力的替代選項。為鞏固晶圓代工市場(chǎng)龍頭地位，臺積電已在全球各個(gè)知名大學(xué)、研究機構發(fā)起下世代半導體材料研究計劃，藉以強化晶圓生產(chǎn)各段的技術(shù)能量。