臺積電將低功耗高k金屬柵工藝納入28納米技術(shù)藍圖

　　臺積電24日宣布已將低耗電工藝納入28納米高介電層/金屬閘(High-k Metal Gate，HKMG)工藝的技術(shù)藍圖，預計于2010年第三季進(jìn)行試產(chǎn)(Risk Production)。

　　臺積電自2008年九月發(fā)表28納米技術(shù)以來(lái)，技術(shù)的發(fā)展與進(jìn)入量產(chǎn)的時(shí)程皆按預期計劃進(jìn)行。就試產(chǎn)時(shí)程順序而言，低耗電氮氧化硅(簡(jiǎn)稱(chēng)28LP)工藝預計于2010年第一季底進(jìn)行試產(chǎn)，高效能高介電層/金屬閘(簡(jiǎn)稱(chēng)28HP)工藝則預計于2010年第二季底開(kāi)始試產(chǎn)，而低耗電高介電層/金屬閘(簡(jiǎn)稱(chēng)28HPL)工藝的試產(chǎn)時(shí)程將繼前兩者之后推出，于2010年第三季進(jìn)行試產(chǎn)。

　　臺積電采用gate-last方法的28HPL工藝是28HP工藝的延伸，強調低耗電、低漏電、但仍能維持中高效能。至于28HPL工藝則適用于行動(dòng)電話(huà)、智能上網(wǎng)本(smart netbook)、無(wú)線(xiàn)通訊、可攜式消費性電子等多種的低耗電應用。

　　28HPL工藝有完備的元件支援，適用于通用型市場(chǎng)應用的系統單晶片(SoC)平臺，與28LP工藝在特色上各有所強。28LP因延伸自氮氧化硅(SiON)工藝，因而成本更低、且有利于快速上市，尤其適用于手機與手持裝置的應用。

　　此外，臺積電于2008年九月宣布之28HP工藝亦采用gate-last 方法，適合中央處理器(CPU)、繪圖處理器(GPU)、芯片組(Chipset)與可程式化閘陣列(FPGA)、游戲主機與行動(dòng)計算等高效能導向的應用。

　　臺積電研究發(fā)展副總經(jīng)理孫元成博士表示：“在技術(shù)發(fā)展的過(guò)程中，我們采用gate-last的方式來(lái)發(fā)展28HPL相關(guān)技術(shù)，就其在電晶體特性、利于高階與低階應用的優(yōu)勢及可制造性的這些方面，都比gate-first方法來(lái)得好。”

　　臺積電先進(jìn)技術(shù)事業(yè)資深副總經(jīng)理劉德音博士表示：“在HKMG工藝中的低耗電應用上，我們已與客戶(hù)共同發(fā)展了一段時(shí)間。將28HPL納入28納米工藝系列，再加上28LP與28HP兩項工藝，代表臺積電目前提供給業(yè)界的是最全面的28納米工藝組合。”

　　為了將28納米工藝的功效在全系列各式不同客戶(hù)產(chǎn)品中充分發(fā)揮，臺積電已與客戶(hù)和設計伙伴密切合作，在我們的開(kāi)放創(chuàng )新平臺(Open Innovation Platform，OIP)上提供完備的設計架構。開(kāi)放創(chuàng )新平臺系由臺積電主導，并開(kāi)放給客戶(hù)與伙伴參與。