<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> sram

使用高速SRAM設計電池支持型存儲器

  •   嵌入式系統的性能取決于其軟硬件能力。一個(gè)編寫(xiě)合理的軟件可以利用硬件的所有能力發(fā)揮后者的最大性能。與此類(lèi)似,無(wú)論軟件設計多么合理,低效的硬件都可能影響系統性能?! 凳陙?lái),傳統嵌入式系統的結構一直沒(méi)有改變。圖1顯示了一個(gè)典型嵌入式系統的框圖。一個(gè)微控制器和一個(gè)微處理器位于系統的核心。按照具體應用,系統設計人員可根據需要刪減接口和外設。如果控制器的內置存儲器不足,就需要使用閃存、SRAM、DRAM等外置存儲器。通常而言,閃存用于存儲控制器執行的代碼,而SRAM用于存儲運行時(shí)臨時(shí)變量和保存重要的應用數據塊
  • 關(guān)鍵字: SRAM  存儲器  

Zeno開(kāi)發(fā)特殊SRAM 可提升MOS結構效能

  •   Zeno Semiconductor日前開(kāi)發(fā)出將最小靜態(tài)隨機存取存儲器(SRAM)納入單一MOS電晶體技術(shù),不僅其采用記憶單元(bit-cell)數量變多,存取時(shí)間也可大幅縮短4成?! 﨓E Times網(wǎng)站報導,Zeno在國際電子零組件會(huì )議(International Electron Devices Meeting)上展示這項新技術(shù)。Zeno執行董事長(cháng)Zvi Or-Bach表示,該技術(shù)之所以讓N型MOS電晶體做為穩定SRAM,主要是透過(guò)采
  • 關(guān)鍵字: Zeno  SRAM   

10nm SRAM、10核心芯片亮相ISSCC

  •   一年一度的“國際固態(tài)電路會(huì )議”(ISSCC)將在明年2月舉行,幾乎所有重要的晶片研發(fā)成果都將首度在此公開(kāi)發(fā)布,讓業(yè)界得以一窺即將面世的最新技術(shù)及其發(fā)展趨勢。三星(Samsung)將在ISSCC 2016發(fā)表最新的10nm制程技術(shù)、聯(lián)發(fā)科(MediaTek)將展示采用三叢集(Tri-Cluster)架構搭載十核心的創(chuàng )新行動(dòng)SoC。此外,指紋辨識、視覺(jué)處理器與3D晶片堆疊以及更高密度記憶體等技術(shù)也將在此展示最新開(kāi)發(fā)成果。        三星將提供更多DRAM與快
  • 關(guān)鍵字: SRAM  ISSCC  

三星成功開(kāi)發(fā)10納米FinFET SRAM 10納米邏輯制程量產(chǎn)更近一步

  •   在英特爾(Intel)、臺積電的SRAM仍停留在14納米、16納米制程時(shí),三星電子(Samsung Electronics)已搶先研發(fā)出10納米FinFET制程SRAM,這也意味著(zhù)距離10納米邏輯芯片量產(chǎn)更近一步?! ∷俣容^DRAM快的SRAM,可運用為中央處理器(CPU)緩存存儲器。完成研發(fā)10納米SRAM,也意味著(zhù)三星在同制程系統芯片生產(chǎn)準備作業(yè)正順利進(jìn)行。照此趨勢,2017年初將可正式量產(chǎn)采10納米制程的移動(dòng)應用處理器(AP)。10納米AP將與GB級數據機芯片整合,移動(dòng)裝置速度將更快?! 享n
  • 關(guān)鍵字: 三星  SRAM   

串行和并行接口SRAM對比

  •   外置SRAM通常配有一個(gè)并行接口??紤]到大多數基于SRAM的應用的存儲器要求,選擇并行接口并不令人驚訝。對于已經(jīng)(和仍在)使用SRAM的高性能(主要是緩存)應用而言,與串行接口相比,并行接口擁有明顯優(yōu)勢。但這種情況似乎即將改變。   盡管能夠提供高于串行接口的性能,但并行接口也有劣勢。其中最明顯的是,無(wú)論是從電路板空間還是從引腳數要求的角度而言,并行接口的尺寸都遠遠大于串行接口。例如,一個(gè)簡(jiǎn)單的4Mb SRAM最多可能需要43個(gè)引腳才能與一個(gè)控制器相連。在使用一個(gè)4Mb SRAM時(shí),我們的要求可能如
  • 關(guān)鍵字: 賽普拉斯  SRAM  

PROM、EEPROM、FLASH、SRAM、DRAM等存儲器比較

  •   PROM、EEPROM、FLASH的總結性區別   EPROM、EEPROM、FLASH 都是基于一種浮柵管單元(Floating gate transister)的結構。EPROM的浮柵處于絕緣的二氧化硅層中,充入的電子只能用紫外線(xiàn)的能量來(lái)激出。EEPROM的單元是由FLOTOX(Floating- gate tuneling oxide transister)及一個(gè)附加的Transister組成,由于FLOTOX的特性及兩管結構,所以可以單元讀/寫(xiě)。技術(shù)上,FLASH是結合EPROM和EEPRO
  • 關(guān)鍵字: SRAM  DRAM  

存儲器革新將引發(fā)電子產(chǎn)業(yè)蝴蝶效應?

  •   經(jīng)過(guò)幾十年的發(fā)展,電子產(chǎn)業(yè)幾乎已成為一個(gè)線(xiàn)性系統,并被摩爾定律(Moore‘sLaw)左右。然而隨著(zhù)摩爾定律逐漸出現松動(dòng),越來(lái)越多新技術(shù)開(kāi)始浮上臺面。這些技術(shù)不僅僅是既有技術(shù)的改進(jìn),而是全面的變革。電子產(chǎn)業(yè)可望借由這些新技術(shù)轉型成為非線(xiàn)性系統,推翻多年來(lái)電子產(chǎn)業(yè)所定立的主張。   存儲器技術(shù)近年的發(fā)展,可能就此改變存儲器與處理技術(shù)在1940年代便已確立的關(guān)系。連續存儲器配置的效率盡管不斷受到挑戰,但系統的惰性使得這種配置幾十年來(lái)維持不變。   即使在對稱(chēng)多處理系統中,存儲器的配置仍多是
  • 關(guān)鍵字: 存儲器  SRAM  

中國集成電路海外并購熱過(guò)頭了?

  • 并購有助于填補中國集成電路產(chǎn)業(yè)空白、完成初級階段的布局、帶來(lái)規模效應,但并購不能帶來(lái)產(chǎn)業(yè)先進(jìn),還是要靠自己持續不斷的研發(fā)投入,做出真正意義上的世界級原創(chuàng )技術(shù),才能讓中國集成電路站到超越先進(jìn)的層面。
  • 關(guān)鍵字: 集成電路  SRAM  

ROM、RAM、DRAM、SRAM和FLASH的區別

  •   ROM和RAM指的都是半導體存儲器,ROM是Read Only Memory的縮寫(xiě),RAM是Random Access Memory的縮寫(xiě)。   ROM在系統停止供電的時(shí)候仍然可以保持數據,而RAM通常都是在掉電之后就丟失數據,典型的RAM就是計算   機的內存。   RAM   有兩大類(lèi),一種稱(chēng)為靜態(tài)RAM(StaticRAM/SRAM),SRAM速度非???,是目前讀寫(xiě)最快的存儲設備了,但   是它也非常昂貴,所以只在要求很苛刻的地方使用,譬如CPU的一級緩沖,二級緩沖。另一種稱(chēng)為動(dòng)態(tài)RA
  • 關(guān)鍵字: ROM  RAM  SRAM  

賽普拉斯推出具備片上錯誤校正碼的高性能同步SRAM,確保卓越的可靠性

  •   靜態(tài)隨機存取存儲器(SRAM)市場(chǎng)領(lǐng)導者賽普拉斯半導體公司日前宣布,推出業(yè)界最高容量的其具有片上錯誤校正碼(ECC)的同步SRAM。新的36Mb同步SRAM集成了ECC功能,使之可以提供最高水平的數據可靠性,簡(jiǎn)化多種軍用、通訊和數據處理應用的設計。賽普拉斯今年計劃擴充具備ECC功能的同步SRAM產(chǎn)品線(xiàn),增加其他容量的產(chǎn)品。   由背景輻射引起的軟錯誤可損壞存儲器中的內容,造成重要數據的遺失。賽普拉斯新型同步SRAM系列中的硬件ECC模塊可在線(xiàn)執行所有的錯誤校正功能,而無(wú)需用戶(hù)干預,能達到業(yè)界最佳的軟
  • 關(guān)鍵字: 賽普拉斯  SRAM  

賽普拉斯的異步SRAM系列又添新丁 具有片上錯誤校正碼的4Mb器件橫空出世

  •   靜態(tài)隨機存取存儲器(SRAM)市場(chǎng)領(lǐng)導者賽普拉斯半導體公司日前宣布,其具有錯誤校正碼(ECC)的4Mb異步SRAM正在出樣。這些新款SRAM的片上ECC功能可提供最高水平的數據可靠性,而無(wú)需額外的錯誤校正芯片,從而簡(jiǎn)化了設計,并縮小了電路板尺寸。該器件可在工業(yè)、軍事、通訊、數據處理、醫療、消費及汽車(chē)等應用中確保數據的可靠性。   由背景輻射引起的軟錯誤可損壞存儲器中的內容,造成重要數據的遺失。賽普拉斯新型異步SRAM系列中的硬件ECC模塊可在線(xiàn)執行所有的錯誤校正功能,而無(wú)需用戶(hù)干預,能達到業(yè)界最
  • 關(guān)鍵字: 賽普拉斯  SRAM  

賽普拉斯的異步SRAM系列又添新丁,具有片上錯誤校正碼的4Mb器件橫空出世

  •   靜態(tài)隨機存取存儲器(SRAM)市場(chǎng)領(lǐng)導者賽普拉斯半導體公司日前宣布,其具有錯誤校正碼(ECC)的4Mb異步SRAM正在出樣。這些新款SRAM的片上ECC功能可提供最高水平的數據可靠性,而無(wú)需額外的錯誤校正芯片,從而簡(jiǎn)化了設計,并縮小了電路板尺寸。該器件可在工業(yè)、軍事、通訊、數據處理、醫療、消費及汽車(chē)等應用中確保數據的可靠性。   由背景輻射引起的軟錯誤可損壞存儲器中的內容,造成重要數據的遺失。賽普拉斯新型異步SRAM系列中的硬件ECC模塊可在線(xiàn)執行所有的錯誤校正功能,而無(wú)需用戶(hù)干預,能達到業(yè)界最
  • 關(guān)鍵字: 賽普拉斯  SRAM  

IBM持續提升磁帶儲存密度

  •   IBM Research 宣布創(chuàng )下磁帶(magnetic tape)儲存最高密度的世界紀錄──在富士(FujiFilm)為其研究案特別開(kāi)發(fā)的低成本微粒(particulate)磁帶上達到每平方英寸1,230億位元(123 billion bits)未壓縮資料的儲存密度。該技術(shù)一旦商業(yè)化,可讓今日的6 Gbyte磁帶盒(cartridge)儲存容量擴充到220 Terabyte。   負責磁帶技術(shù)開(kāi)發(fā)的IBM Research研究經(jīng)理Mark Lantz表示:“新技術(shù)可確保我們在接下來(lái)十年
  • 關(guān)鍵字: IBM  SRAM  

SRAM在新一代IoT和可穿戴嵌入式設計中的作用

  •   上世紀90年代中期,英特爾決定把SRAM整合到自己的處理器中,這給世界各地的獨立式SRAM供應商帶來(lái)“滅頂之災”。最大的SRAM市場(chǎng)(PC高速緩存)一夜之間銷(xiāo)聲匿跡,只留下少數細分市場(chǎng)應用。SRAM的“高性能存儲器(訪(fǎng)問(wèn)時(shí)間短、待機功耗小)”價(jià)值主張因其較高的價(jià)格和容量限制(目前的最高容量是288Mb)而高度受限。由于SRAM每個(gè)單元有四到六個(gè)晶體管,幾乎無(wú)法與DRAM和閃存競爭(這兩種存儲器每個(gè)單元只有1個(gè)晶體管);每個(gè)單元的晶體管數越少就意味著(zhù)板容量
  • 關(guān)鍵字: 賽普拉斯  SRAM  

世界最小延遲的網(wǎng)絡(luò )交換機采用賽普拉斯QDR-IV SRAM

  •   靜態(tài)隨機存取存儲器(SRAM)市場(chǎng)領(lǐng)導者賽普拉斯半導體公司日前宣布,網(wǎng)絡(luò )設備制造商Exablaze在其ExaLINK Fusion網(wǎng)絡(luò )交換機中選用了賽普拉斯的QDR-IV SRAM。該交換機采用了一種將賽靈思Ultrascale FPGA與QDR-IV存儲器對接的模塊化設計。ExaLINK Fusion采用了賽普拉斯最快的QDR-IV器件,頻率為1066 MHz,是市場(chǎng)上最高隨機存取速率(RTR)的存儲器。   RTR的意思是每秒完全隨機存儲器訪(fǎng)問(wèn)次數,是影響高速線(xiàn)卡和交換機速率的存儲器性能關(guān)鍵
  • 關(guān)鍵字: 賽普拉斯  SRAM  
共184條 3/13 « 1 2 3 4 5 6 7 8 9 10 » ›|

sram介紹

  SRAM是英文Static RAM的縮寫(xiě),它是一種具有靜止存取功能的內存,不需要刷新電路即能保存它內部存儲的數據。不像DRAM內存那樣需要刷新電路,每隔一段時(shí)間,固定要對DRAM刷新充電一次,否則內部的數據即會(huì )消失,因此SRAM具有較高的性能,但是SRAM也有它的缺點(diǎn),即它的集成度較低,相同容量的DRAM內存可以設計為較小的體積,但是SRAM卻需要很大的體積,所以在主板上SRAM存儲器要占用一 [ 查看詳細 ]

相關(guān)主題

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>