<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> sram

東芝發(fā)布40nm工藝SoC用低電壓SRAM技術(shù)

  •   東芝在“2010 Symposium on VLSI Technology”(2010年6月15~17日,美國夏威夷州檀香山)上,發(fā)布了采用09年開(kāi)始量產(chǎn)的40nm工藝SoC的低電壓SRAM技術(shù)。該技術(shù)為主要用于便攜產(chǎn)品及消費類(lèi)產(chǎn)品的低功耗工藝技術(shù)。通過(guò)控制晶體管閾值電壓的經(jīng)時(shí)變化,可抑制SRAM的最小驅動(dòng)電壓上升。東芝此次證實(shí),單元面積僅為0.24μm2的32Mbit SRAM的驅動(dòng)電壓可在確保95%以上成品率的情況下降至0.9V。因此,低功耗SoC的驅動(dòng)電壓可從65n
  • 關(guān)鍵字: 東芝  40nm  SoC  SRAM  

賽普拉斯推出32-Mbit和64-Mbit快速異步SRAM

  •   賽普拉斯半導體公司日前推出32-Mbit和64-Mbit快速異步SRAM,開(kāi)創(chuàng )業(yè)界先河。新的SRAM器件在如此高的密度上,擁有非??斓捻憫獣r(shí)間和最小化的封裝尺寸。目標應用領(lǐng)域包括存儲服務(wù)器、交換機和路由器、測試設備、高端安全系統和軍事系統。   CY7C1071DV33 32-Mbit 3V 和 CY7C1081DV33 64-Mbit 3V快速異步SRAM提供16-bit和8-bit I/O配置。新的32-Mbit和64-Mbit SRAM的訪(fǎng)問(wèn)時(shí)間可達12ns。器件采用符合RoHS標準的48
  • 關(guān)鍵字: Cypress  SRAM  

Intel繼續提高緩存密度 FBC有望取代SRAM

  •   由于架構方面的需要,Intel處理器通常都配備有大容量緩存,比如Core 2 Quad四核心曾有12MB二級緩存、雙核心Itanium曾有24MB三級緩存?,F在,Intel又準備繼續提高緩存密度了,而且有意使用新的緩存類(lèi) 型。2010年度超大規模集成電路技術(shù)研討會(huì )即將于下月5-7日舉行,Intel將會(huì )通過(guò)兩個(gè)主題演講,介紹他們在處理器緩存技術(shù)上的最新研究成果,特 別是有望取代現有SRAM的“浮體單元”(Floating Body Cell/FBC)。   SRAM和eSRAM
  • 關(guān)鍵字: Intel  SRAM  

Maxim推出具有無(wú)痕跡存儲器和篡改檢測功能的安全管理器

  •   Maxim推出帶有1024字節無(wú)痕跡存儲器的安全管理器DS3644,可安全存儲敏感數據。器件內部的篡改監測器能夠有效抵御時(shí)鐘、電信號和溫度篡改事件,還可將篡改檢測輸入連接至外部傳感器,實(shí)現靈活的定制特性。片內無(wú)痕跡存儲器允許終端用戶(hù)在發(fā)生特定篡改事件時(shí)有選擇地清除存儲器數據。這種具有專(zhuān)利保護的存儲器架構*能夠確保在發(fā)生篡改事件時(shí)立即擦除數據,從而提高了基于SRAM存儲器的系統安全等級。DS3644能夠滿(mǎn)足政府設施、軍事系統等高安全等級應用的要求,適用于需要監測多種篡改操作的系統。   DS3644能
  • 關(guān)鍵字: Maxim  存儲器  SRAM  DS3644  

MIPS和Virage Logic結成合作伙伴提供優(yōu)化嵌入式內存IP

  •   為數字消費、家庭網(wǎng)絡(luò )、無(wú)線(xiàn)、通信和商業(yè)應用提供業(yè)界標準處理器架構與內核的領(lǐng)導廠(chǎng)商美普思科技公司和備受半導體業(yè)界信賴(lài)的IP伙伴Virage Logic 共同宣布,雙方將結成合作伙伴關(guān)系為兩家公司的共同客戶(hù)提供優(yōu)化嵌入式內存IP。Virage 的Logic ASAP 90nm SRAM內存實(shí)體(memory instance)以及 SiWareTM 65GP高密度SRAM編譯器(SRAM compiler) 系列產(chǎn)品專(zhuān)為MIPS32處理器而優(yōu)化,以協(xié)助客戶(hù)加速為藍光DVD、HDTV、IPTV、機頂盒和寬帶
  • 關(guān)鍵字: MIPS  SRAM  嵌入式內存  

TPACK與Cypress聯(lián)手為以太網(wǎng)交換和流量管理提供參考設計

  •   SRAM行業(yè)的領(lǐng)導者賽普拉斯,與領(lǐng)先的核心數據傳輸及交換功能IC的供應商TPACK日前聯(lián)合宣布,為超高速以太網(wǎng)交換和排隊管理應用推出一款參考設計。全新的Springbank參考設計結合了TPACK的 TPX4004高容量集成包處理器和流量管理器,以及賽普拉斯的CY7C15632KV18 72-Mbit Quad Data Rate™II+ (QDR™II+)SRAM,從而能提供最快的速度,并且未來(lái)升級非常簡(jiǎn)單。TPACK參考設計還提供對各類(lèi)FPGA的便捷接口,擁有強大的應用支持
  • 關(guān)鍵字: Cypress  SRAM  65nm   

為什么存儲器是產(chǎn)業(yè)的風(fēng)向標

  •   存儲器通常包括DRAM,NAND,NOR及SRAM。在半導體業(yè)中經(jīng)常分成兩類(lèi),DRAM及閃存類(lèi)。由于其兩大特征,能大量生產(chǎn)以及應用市場(chǎng)面寬,使其半導體業(yè)中有獨特的地位。業(yè)界有人稱(chēng)它為半導體業(yè)的風(fēng)向標。   縱觀(guān)DRAM發(fā)展的歷史,幾乎每8至10年一次大循環(huán),最終一定有大型的存儲器廠(chǎng)退出,表示循環(huán)的結束。如1980年代的TI及IBM等退出;1990年代的東芝,日立及NEC退出,如今2000年代的奇夢(mèng)達最先退出。奇夢(mèng)達的退出使市場(chǎng)少了10萬(wàn)片的月產(chǎn)能。   在全球硅片尺寸轉移中,存儲器也是走在前列,如
  • 關(guān)鍵字: 存儲器  DRAM  NAND  NOR  SRAM  

臺灣研出16納米SRAM技術(shù) 使電子設備更輕薄

  •   臺灣科研機構今天宣布,開(kāi)發(fā)出全球第一個(gè)16納米的SRAM新組件,由于可容納晶體管是現行45納米的10倍,這可使未來(lái)電子設備更輕薄.   臺“國研院”成功開(kāi)發(fā)出16納米SRAM新組件,主要是創(chuàng )新3項關(guān)鍵技術(shù),包括“納米噴印成像技術(shù)”、“320度低溫微波活化”及“N型鍺組件研究”;由于相較傳統微影光學(xué)成像技術(shù),不需使用到光阻及光罩,預估也可省下每套新臺幣2億元的光罩費用.   該研究機構上午舉行&ldquo
  • 關(guān)鍵字: 16納米  SRAM  45納米  

Linux下Cold Fire 片內SRAM的應用程序優(yōu)化設計

  • 本文以MP3解碼器為例,介紹了一種在嵌入式Linux系統下配置使用處理器片內SRAM的應用方案,有效提高了代碼的解碼效率,降低了執行功耗。該方案不論在性能還是成本上都得到了很大改善。
    1 硬件平臺和軟件架構
  • 關(guān)鍵字: 應用程序  優(yōu)化  設計  SRAM  片內  Cold  Fire  Linux  音頻  

賽普拉斯推出業(yè)界首款65納米144-Mbit SRAM

  •   SRAM行業(yè)的領(lǐng)先者賽普拉斯半導體公司日前推出了業(yè)界首款單片具有144-Mbit密度的SRAM,該產(chǎn)品成為其65納米SRAM產(chǎn)品系列中的最新成員。新的144-Mbit QDRII, QDRII+, DDRII 和 DDRII+存儲器采用65納米工藝技術(shù),由臺灣聯(lián)華電子(UMC)的芯片工廠(chǎng)代工生產(chǎn)。該產(chǎn)品擁有市場(chǎng)上最快的時(shí)鐘,速率可達550MHz,在36-bit I/O寬度的QDRII+器件中,整體數據率達到80 Gbps,并且其功耗只有采用90納米工藝的SRAM器件的一半。這些產(chǎn)品是諸如互聯(lián)網(wǎng)核心與邊
  • 關(guān)鍵字: Cypress  65納米  SRAM  

便攜消費市場(chǎng)FPGA正部分取代ASIC

  •   傳統型FPGA基本具備高性能、傳輸速度快的特點(diǎn),因此這些產(chǎn)品都具有DSP(數字信號處理)和高速傳輸I/O接口。它們主要滿(mǎn)足基站、工控、醫療等市場(chǎng)對高速產(chǎn)品的需求。SiliconBlue的產(chǎn)品定位與上述傳統型FPGA不同。我們強調生產(chǎn)針對便攜消費電子市場(chǎng)的低功耗產(chǎn)品。   傳統的FPGA企業(yè)在低功耗市場(chǎng)上推出的都是密度非常小的器件,只能滿(mǎn)足非常簡(jiǎn)單的邏輯應用,而且即使他們在這方面有系列產(chǎn)品,產(chǎn)品線(xiàn)相對來(lái)說(shuō)仍然不很完整。而SiliconBlue看準這一市場(chǎng),提供完整的產(chǎn)品線(xiàn)。   市場(chǎng)上一些新興FPG
  • 關(guān)鍵字: FPGA  DSP  65納米  SRAM  

臺積電28納米SRAM良率突破

  •   臺積電24日宣布率業(yè)界之先,不但達成28納米64Mb SRAM試產(chǎn)良率,而且分別在28納米高效能高介電層/金屬閘(簡(jiǎn)稱(chēng)28HP)、低耗電高介電層/金屬閘(簡(jiǎn)稱(chēng)28HPL)與低耗電氮氧化硅(簡(jiǎn)稱(chēng)28LP)等28納米全系列工藝驗證均完成相同的良率。   臺積電研究發(fā)展副總經(jīng)理孫元成博士表示:“所有三種28納米系列工藝皆已由64Mb SRAM芯片完成良率驗證,是一項傲人的成就。更值得一提的是,此項成果亦展現我們兩項高介電層/金屬閘(High-k Metal Gate)工藝采用gate-last
  • 關(guān)鍵字: 臺積電  28納米  SRAM  

全球首個(gè)22納米節點(diǎn)靜態(tài)存儲單元研制成功

  •   美國IBM公司、AMD以及紐約州立大學(xué)Albany分校的納米科學(xué)與工程學(xué)院(CNSE)等機構共同宣布,世界上首個(gè)22納米節點(diǎn)靜態(tài)存儲單元(SRAM)研制成功。這也是全世界首次宣布在300毫米研究設備環(huán)境下,制造出有效存儲單元。   22納米節點(diǎn)靜態(tài)存儲單元SRAM芯片是更復雜的設備,比如微處理器的“先驅”。SRAM單元的尺寸更是半導體產(chǎn)業(yè)中的關(guān)鍵技術(shù)指標。最新的SRAM單元利用傳統的六晶體管設計,僅占0.1平方微米,打破了此前的SRAM尺度縮小障礙。   新的研究工作是在紐
  • 關(guān)鍵字: IBM  SRAM  22納米  32納米  

瑞薩推出高速SRAM*1產(chǎn)品系列

  •   瑞薩科技公司(以下簡(jiǎn)稱(chēng)“瑞薩”)宣布推出面向新一代通信網(wǎng)絡(luò )內高端路由器和交換機使用的高速SRAM*1產(chǎn)品系列。這些SRAM產(chǎn)品不僅符合QDR聯(lián)盟*2行業(yè)標準要求,還實(shí)現了72Mb四倍數據速率II+(QDRTM II+)和雙數據速率II+(DDRII+)的業(yè)內最高工作速度,并且包含72Mb QDRII和DDRII SRAM器件。整個(gè)器件系列(具有多種速度和配置)將于2009年8月在日本開(kāi)始陸續進(jìn)行銷(xiāo)售。   新產(chǎn)品特性如下:   (1) 業(yè)內最高的工作速度:533 MHz(Q
  • 關(guān)鍵字: 瑞薩  SRAM  DDRII  

臺積電率先推出28納米低耗電平臺

  •   臺灣積體電路制造股份有限公司今(17)日宣布領(lǐng)先專(zhuān)業(yè)積體電路制造服務(wù)領(lǐng)域,成功開(kāi)發(fā)28納米低耗電技術(shù),同時(shí)配合雙/三閘極氧化層(dual/triple gate oxide)工藝,將32納米工藝所使用的氮氧化硅(Silicon Oxynitride,SiON))/多晶硅(poly Si)材料延伸至28納米工藝,使得半導體可以持續往先進(jìn)工藝技術(shù)推進(jìn)。此一工藝技術(shù)的優(yōu)勢還包括高密度與低Vcc_min六電晶體靜態(tài)隨機存取記憶體(SRAM)元件、低漏電電晶體、已通過(guò)驗證的傳統類(lèi)比/射頻/電子熔線(xiàn)(analog
  • 關(guān)鍵字: 臺積電  SRAM  28納米  低耗電  氮氧化硅  多晶硅  
共184條 10/13 |‹ « 4 5 6 7 8 9 10 11 12 13 »

sram介紹

  SRAM是英文Static RAM的縮寫(xiě),它是一種具有靜止存取功能的內存,不需要刷新電路即能保存它內部存儲的數據。不像DRAM內存那樣需要刷新電路,每隔一段時(shí)間,固定要對DRAM刷新充電一次,否則內部的數據即會(huì )消失,因此SRAM具有較高的性能,但是SRAM也有它的缺點(diǎn),即它的集成度較低,相同容量的DRAM內存可以設計為較小的體積,但是SRAM卻需要很大的體積,所以在主板上SRAM存儲器要占用一 [ 查看詳細 ]

相關(guān)主題

熱門(mén)主題

NVSRAM    OSRAM    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>