存儲器革新將引發(fā)電子產(chǎn)業(yè)蝴蝶效應？

　　經(jīng)過(guò)幾十年的發(fā)展，電子產(chǎn)業(yè)幾乎已成為一個(gè)線(xiàn)性系統，并被摩爾定律(Moore‘sLaw)左右。然而隨著(zhù)摩爾定律逐漸出現松動(dòng)，越來(lái)越多新技術(shù)開(kāi)始浮上臺面。這些技術(shù)不僅僅是既有技術(shù)的改進(jìn)，而是全面的變革。電子產(chǎn)業(yè)可望借由這些新技術(shù)轉型成為非線(xiàn)性系統，推翻多年來(lái)電子產(chǎn)業(yè)所定立的主張。

　　存儲器技術(shù)近年的發(fā)展，可能就此改變存儲器與處理技術(shù)在1940年代便已確立的關(guān)系。連續存儲器配置的效率盡管不斷受到挑戰，但系統的惰性使得這種配置幾十年來(lái)維持不變。

　　即使在對稱(chēng)多處理系統中，存儲器的配置仍多是連續空間，資料從存儲器前往處理器的途中，往往會(huì )卡在資料匯流排的位置，這是由于存儲器與處理元件相距過(guò)遠的緣故。事實(shí)上，目前架構中處理與存儲器的速度與功率分布差異越來(lái)越大，并影響了芯片外的資料傳輸速度。

　　Rambus于是利用DDR介面的類(lèi)比結構將存儲器與邏輯連結，加速資訊傳送并將訊息轉換回邏輯，不過(guò)這都還需建立在存儲器與邏輯為兩個(gè)獨立單位的前提下。一旦將存儲器置于邏輯之上，便可用幾百萬(wàn)條線(xiàn)路連接存儲器與邏輯，改變整個(gè)既有的架構。

　　垂直化的芯片結構越來(lái)越受到矚目。傳統芯片間中介層(inter-chipinterposer)、打線(xiàn)的堆疊，以及矽穿孔(ThroughSiliconVia;TSV)連接，已逐漸成為主流。各種存儲器、邏輯、MEMS、RF等技術(shù)，也能以更具成本效益的方式整合。

　　然而3D存儲器不只是芯片堆疊。3D存儲器架構還可同時(shí)處理多層資料。三星電子(SamsungElectronics)與東芝(Toshiba)便一路從24層存儲器發(fā)展到48層。然而這并不代表矽穿孔完全失去了價(jià)值。矽穿孔仍能有效減少I(mǎi)/O功率，提供更高的存儲器密度。

　　3D堆疊架構不免會(huì )產(chǎn)生功率與熱能的疑慮。所幸存儲器并沒(méi)有太高的功率需求，只有在讀寫(xiě)時(shí)才會(huì )消耗電力。

　　SRAM與DRAM很久前便停止了微縮的腳步，自旋(spintorque)、ReRAM、相變(phasechange、交*點(diǎn)(crosspoint)等新的存儲器技術(shù)紛紛出現。這些新技術(shù)的共同點(diǎn)，便是材料科學(xué)與物理學(xué)上的突破。

　　然而存儲器與處理器間的溝通延遲，已困擾電子產(chǎn)業(yè)30多年，并非上述新技術(shù)可以完全解決，頂多是縮短了中間的差距。

　　此外，存儲器技術(shù)與電晶體脫勾后，便可成為后段制程(BEOL)存儲器，編碼與感應放大器都可置于存儲器陣列下，較SRAM省下不少空間。未來(lái)的系統單芯片(SoC)，可能不再需要使用SRAM。