EEPW首頁(yè) >>
主題列表 >>
cadence
cadence 文章 進(jìn)入cadence技術(shù)社區
Cadence解決方案助力創(chuàng )意電子20納米SoC測試芯片成功流片
- Cadence Encounter數字實(shí)現系統與Cadence光刻物理分析器 可降低風(fēng)險并縮短設計周期 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS) 今天宣布，設計服務(wù)公司創(chuàng )意電子(GUC)使用Cadence? Encounter?數字實(shí)現系統(EDI)和Cadence光刻物理分析器成功完成20納米系統級芯片(SoC)測試芯片流片。雙方工程師通過(guò)緊密合作，運用Cadence解決方案克服實(shí)施和可制造性設計(DFM)驗證挑戰，并最終完成設計。 在開(kāi)發(fā)過(guò)程中
- 關(guān)鍵字： Cadence 20納米 SoC
Cadence為復雜SoC設計縮短時(shí)序收斂時(shí)程
- 在加速復雜IC開(kāi)發(fā)更容易的當下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時(shí)序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時(shí)序分析與收斂工具，精心設計讓系統晶片(System-on-Chip，SoC)開(kāi)發(fā)人員能夠加速時(shí)序收斂，讓晶片設計更快速地投入制造流程。Tempus 時(shí)序Signoff解決方案意謂全新的時(shí)序signoff工具作法，讓客戶(hù)能夠縮短時(shí)序signoff收斂與分析，實(shí)現更快速的試產(chǎn)，同時(shí)創(chuàng )造良率更高
- 關(guān)鍵字： Cadence SoC設計
Cadence推出Tempus時(shí)序簽收解決方案
- 為設計收斂和簽收提供前所未有的性能和容量 Tempus?時(shí)序簽收解決方案提供的性能比傳統的時(shí)序分析解決方案提升了一個(gè)數量級。 可擴展性，能夠對具有上億個(gè)實(shí)例的設計進(jìn)行全扁平化分析。 集成的簽收精度的時(shí)序收斂環(huán)境利用創(chuàng )新的考慮物理layout的ECO技術(shù)，可以使設計閉合提前數周時(shí)間。 為簡(jiǎn)化和加速復雜IC的開(kāi)發(fā)，Cadence 設計系統公司推出Tempus? 時(shí)序簽收解決方案。這是一款新的靜態(tài)時(shí)序分析與收斂工具，旨在幫助系統級芯片 (SoC) 開(kāi)發(fā)者加速時(shí)序收斂，將芯片設計快速轉
- 關(guān)鍵字： Cadence Tempus 時(shí)序簽收
Cadence和GLOBALFOUNDRIES合作改進(jìn)20及14納米節點(diǎn)DFM簽收
- 【中國，2013年5月13日】全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)近日宣布，GLOBALFOUNDRIES已攜手Cadence®，為其20和14納米制程提供模式分類(lèi)數據。GLOBALFOUNDRIES之所以采用Cadence模式分類(lèi)和模式匹配解決方案，是因為它們可以使可制造性設計(DFM)加快四倍，這對提高客戶(hù)硅片成品率和可預測性非常關(guān)鍵。 “我們已集成了Cadence模式分類(lèi)技術(shù)，根據模式相似性將成品率不利因素分成若干模式
- 關(guān)鍵字： Cadence 28納米
Cadence和TSMC為16納米FinFET開(kāi)發(fā)設計架構
- Cadence設計系統公司4月9日宣布與TSMC簽訂了一項長(cháng)期合作協(xié)議，共同開(kāi)發(fā)16納米FinFET技術(shù)，以其適用于移動(dòng)、網(wǎng)絡(luò )、服務(wù)器和FPGA等諸多應用領(lǐng)域。此次合作非常深入，開(kāi)始于工藝制造的早期階段，貫穿于設計分析至設計簽收，全面有效解決FinFETs設計存在的問(wèn)題，從而交付能實(shí)現超低功耗、超高性能芯片的設計方案。 ????在16納米及以下工藝技術(shù)下設計開(kāi)發(fā)系統級芯片設計（SoC），只有FinFET 技術(shù)才具備功率、性能和面積上（PPA）的獨特優(yōu)勢。與平面FE
- 關(guān)鍵字： Cadence 設計 EDA
ARM攜Cadence開(kāi)發(fā)Cortex-A57 64位處理器
- ARM (LSE:ARM; Nasdaq: ARMH) 和Cadence (NASDAQ: CDNS) 日前宣布合作細節，揭示其共同開(kāi)發(fā)首款基于臺積電16納米FinFET制程的ARM?Cortex?-A57處理器，實(shí)現對16納米性能和功耗縮小的承諾。 測試芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制設計平臺、ARM Artisan?標準單元庫和臺積電的存儲器的宏。
- 關(guān)鍵字： ARM Cadence 處理器 Cortex-A57
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設計技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設計服務(wù)供應商。其解決方案旨在提升和監控半導 [ 查看詳細 ]
cadence相關(guān)帖子
cadence資料下載
cadence視頻
cadence專(zhuān)欄文章
相關(guān)主題
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473