Cadence和GLOBALFOUNDRIES合作改進(jìn)20及14納米節點(diǎn)DFM簽收

 　　【中國，2013年5月13日】全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)近日宣布，GLOBALFOUNDRIES已攜手Cadence®，為其20和14納米制程提供模式分類(lèi)數據。GLOBALFOUNDRIES之所以采用Cadence模式分類(lèi)和模式匹配解決方案，是因為它們可以使可制造性設計(DFM)加快四倍，這對提高客戶(hù)硅片成品率和可預測性非常關(guān)鍵。

　　“我們已集成了Cadence模式分類(lèi)技術(shù)，根據模式相似性將成品率不利因素分成若干模式組，包括不精確模式，從而提高了DRC+這一基于模式匹配的光刻簽收流程的效率。”GLOBALFOUNDRIES DFM合伙人兼高級總監Luigi Capodieci表示。“創(chuàng )新的DRC+簽收流程已成功應用于多款32和28納米量產(chǎn)IC設計，現在，我們把它用在目前最先進(jìn)的制程尺寸上。”

　　Cadence模式分類(lèi)技術(shù)讓GLOBALFOUNDRIES能將幾十萬(wàn)個(gè)成品率不利因素、制程熱點(diǎn)、及硅片故障歸類(lèi)為便于使用的模式庫。Cadence模式搜索和匹配分析內嵌于Cadence光刻物理分析器、物理驗證系統、統一的Virtuoso®定制/模擬及Encounter®數字實(shí)現系統解決方案。這為GLOBALFOUNDRIES的客戶(hù)提供了靈活性，使其能夠利用Encounter與Virtuoso中的設計中簽收模式匹配及自動(dòng)修復，建立與全芯片簽收流程百分之百的對應關(guān)系，并且已成功應用于數款先進(jìn)節點(diǎn)量產(chǎn)芯片。

　　對使用Cadence設計工具的GLOBALFOUNDRIES客戶(hù)來(lái)說(shuō)，這一經(jīng)過(guò)硅片驗證的DFM流程易于使用，并能和Cadence的定制、數字、及全芯片簽收流程無(wú)縫整合。將基于模式匹配的DRC+集成到Virtuoso版圖套件中，實(shí)現了強大的、設計期正確的方法，并實(shí)現了不良模式的精細化避免和自動(dòng)修復。Encounter數字實(shí)現系統已經(jīng)能夠精確并快速地找出并修復100%的DRC+違例，而不會(huì )引入額外的DRC或DRC+違例，并已成功應用于數款28納米的設計。

　　“DFM在芯片開(kāi)發(fā)和制造之間充當著(zhù)越來(lái)越重要的紐帶，并能在硅片成品率和可預測性方面起重大作用。”Cadence芯片實(shí)現集團高級副總裁徐季平表示。“Cadence模式分類(lèi)技術(shù)幫助GLOBALFOUNDRIES客戶(hù)設定并達到很高的成品率期望，確保他們從復雜設計中獲得盡可能高的回報。GLOBALFOUNDRIES承諾在20、14納米及后續制程節點(diǎn)使用我們的技術(shù)，我們對此表示感謝。”