首頁(yè)　資訊　商機　下載　拆解　高校　招聘　雜志　會(huì )展　 EETV　百科　問(wèn)答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請

EEPW首頁(yè) >> 主題列表 >> cadence

cadence 文章進(jìn)入cadence技術(shù)社區

Mellanox選擇Cadence縮短互聯(lián)產(chǎn)品開(kāi)發(fā)時(shí)間

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)日前宣布Mellanox Technologies 選擇Cadence? Palladium? XP Verification Computing Platform 用于其領(lǐng)先的服務(wù)器和存儲產(chǎn)品的開(kāi)發(fā)，該公司是高性能、端到端互聯(lián)解決方案領(lǐng)先供應商，其產(chǎn)品用于數據中心服務(wù)器和存儲系統。
關(guān)鍵字： Cadence Mellanox Palladium

Renesas獲得Cadence Tensilica ConnX D2 DSP授權

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)日前宣布，Renesas Electronics Corporation已獲得Tensilica ConnX D2 DSP(數字信號處理器)的授權，用于設計面向物聯(lián)網(wǎng) (IoT) 應用領(lǐng)域的下一代芯片。
關(guān)鍵字： Renesas Cadence DSP

中芯國際采用Cadence數字流程新增高級功能

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS) 與中芯國際集成電路制造有限公司(“中芯國際”，紐約證券交易所：SMI ，香港聯(lián)交所：981)，中國內地規模最大、技術(shù)最先進(jìn)的集成電路晶圓代工企業(yè)，日前共同宣布中芯國際已采用Cadence? 數字工具流程，應用于其新款SMIC Reference Flow 5.1，一款為低功耗設計的完整的RTL-GDSII 數字流程。
關(guān)鍵字：中芯國際 Cadence 晶圓

Cadence布線(xiàn)常見(jiàn)問(wèn)題

1. 怎樣建立自己的元件庫?建立了一個(gè)新的project后，畫(huà)原理圖的第一步就是先建立自己所需要的庫，所采用的工具就是part developer. 首先在建立一個(gè)存放元件庫的目錄(如mylib)，然后用寫(xiě)字板打開(kāi)cds.lib，定義： De
關(guān)鍵字： Cadence 布線(xiàn)

常見(jiàn)硬件設計EDA工具之比較

項目中EDA工具是每個(gè)工程師必不可少的好幫手，大大加快了我們的設計進(jìn)程。每一位工程師都應該掌握并熟練至少一種EDA工具的使用。在論壇里經(jīng)常能看到新手的經(jīng)典提問(wèn)：我應該學(xué)習哪種畫(huà)圖工具呀?哪種畫(huà)圖工具更強大?哪種畫(huà)圖工具更好用?網(wǎng)上關(guān)于各種工具功能介紹的資料多如牛毛，EDA工具本身又包含很多版本和獨立功能的工具，初學(xué)者難免無(wú)所適從。
關(guān)鍵字： EDA PCB Allegro Mentor Cadence Altium

Cadence將分別于9月10、12日在北京和上海舉辦CDNLive 2013用戶(hù)大會(huì )

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)將分別于9月10日、12日在北京金隅喜來(lái)登酒店和上海浦東嘉里大酒店舉辦“CDNLive用戶(hù)大會(huì )”。此會(huì )議集聚中國產(chǎn)業(yè)鏈高階主管、Cadence的技術(shù)使用者、開(kāi)發(fā)者與業(yè)界專(zhuān)家，分享重要設計與驗證問(wèn)題的解決經(jīng)驗，并為實(shí)現高階芯片、SoC和系統、IP及工具的新技術(shù)發(fā)現新技術(shù)。
關(guān)鍵字： Cadence SoC

華力微電子基于Cadence數字工具開(kāi)發(fā)55納米參考設計流程

　　Cadence設計系統公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence Encounter數字技術(shù)交付出55納米平臺的參考設計流程。從現在起，華力微電子首次在其已建立的55 納米工藝平臺上實(shí)現了從 RTL到GDSII的完整流程，它也是Cadence與上海華力緊密合作的結果。　　在該流程中所使用的Cadence數字工具包括RTL Compiler、Encounter Digital Implementation 系統、Conformal LEC、QRC Extraction、E
關(guān)鍵字： Cadence 55納米

瑞昱獲授權使用Cadence Tensilica HiFi 音頻/語(yǔ)音DSP IP內核

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)日前宣布，瑞昱半導體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence? Tensilica?)授權，可使用HiFi 音頻/語(yǔ)音DSP(數字信號處理器)IP內核，配合Sensory公司(IC和嵌入式軟件解決方案提供商)的TrulyHandsFree?方案一起，用以實(shí)現長(cháng)時(shí)開(kāi)啟(Always-on)語(yǔ)音控制與識別技術(shù)。
關(guān)鍵字： Cadence 瑞昱 DSP

華力開(kāi)發(fā)55納米平臺的參考設計流程

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)與上海華力微電子有限公司，日前共同宣布華力微電子基于Cadence ? Encounter? 數字技術(shù)交付出55納米平臺的參考設計流程。從現在起，華力微電子首次在其已建立的55 納米工藝平臺上實(shí)現了從 RTL到GDSII的完整流程，它也是Cadence與上海華力緊密合作的結果。
關(guān)鍵字： Cadence 華力納米

ST、ARM和Cadence聯(lián)合向Accellera提交三個(gè)新方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
關(guān)鍵字：中斷建模接口應用編程接口意法半導體 ARM Cadence 存儲器映射建模

Cadence推出用于PCIe 3.0的SpeedBridge Adapter

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)日前宣布推出全新用于PCIe 3.0的SpeedBridge? Adapter。它為設計師們提供了一個(gè)重要的工具，來(lái)驗證和確認他們的PCI Express (PCIe) 設計。
關(guān)鍵字： Cadence PCIe SoC

Cadence協(xié)助創(chuàng )意、聯(lián)電克服先進(jìn)制程設計挑戰

益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設計服務(wù)業(yè)者創(chuàng )意電子(GUC)運用Cadence Encounter數位設計實(shí)現系統(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功地完成了20nm系統晶片(SoC)測試晶片的試產(chǎn)。此外晶圓代工大廠(chǎng)聯(lián)電(UMC)已經(jīng)采用Cadence 「設計中(in-design)」與signoff DFM (design-for-manufa
關(guān)鍵字： Cadence 制程設計

聯(lián)華28納米節點(diǎn)采用Cadence物理和電學(xué)制造性設計簽收解決方案

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)日前宣布，歷經(jīng)廣泛的基準測試后，半導體制造商聯(lián)華電子(NYSE：UMC;TWSE：2303)(UMC)已采用Cadence? “設計內”和“簽收”可制造性設計(DFM)流程對28納米設計進(jìn)行物理簽收和電學(xué)變量?jì)?yōu)化。
關(guān)鍵字：聯(lián)華電子 Cadence DFM

Cadence采用全新可支持電學(xué)感知設計的Virtuoso版圖套件

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS) 日前宣布推出用于實(shí)現電學(xué)感知設計的Virtuoso?版圖套件，它是一種開(kāi)創(chuàng )性的定制設計方法，能提高設計團隊的設計生產(chǎn)力和定制IC的電路性能。
關(guān)鍵字： Cadence Virtuoso EAD

臺積電TSMC擴大與Cadence在Virtuoso定制設計平臺的合作

為專(zhuān)注于解決先進(jìn)節點(diǎn)設計的日益復雜性，全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS) 日前宣布，臺積電已與Cadence在Virtuoso定制和模擬設計平臺擴大合作以設計和驗證其尖端IP。
關(guān)鍵字： Cadence Virtuoso 臺積 PDKs

共360條 11/24 |‹ « 9 10 11 12 13 14 15 16 17 18 » ›|

cadence介紹

EDA仿真軟件Cadence -------------------------------------------------------------------------------- Cadence Design Systems Inc.是全球最大的電子設計技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設計服務(wù)供應商。其解決方案旨在提升和監控半導 [ 查看詳細 ]

cadence相關(guān)帖子

配置Cadence符合自己的使用習慣——.cdsinit和.cdsenv文件的妙用
2017年初版Cadence全套新版EDA工具技術(shù)特性特點(diǎn)分析
各位大俠，cadence的安裝系統用中國自產(chǎn)linux可以嗎？
各位大俠，cadence的安裝版本最新版到幾點(diǎn)幾了？
[經(jīng)驗]Cadence完全學(xué)習手冊
自動(dòng)加載CadenceToolbox功能組件
PCB設計布線(xiàn)：關(guān)于CadenceAllegro的問(wèn)答
Cadence原理圖設計快捷鍵總結

cadence視頻

cadence SPB 15.7 教程于爭博士
OrCAD 16.6 新功能

cadence 文章進(jìn)入cadence技術(shù)社區

Mellanox選擇Cadence縮短互聯(lián)產(chǎn)品開(kāi)發(fā)時(shí)間

Renesas獲得Cadence Tensilica ConnX D2 DSP授權

中芯國際采用Cadence數字流程新增高級功能

Cadence布線(xiàn)常見(jiàn)問(wèn)題

常見(jiàn)硬件設計EDA工具之比較

Cadence將分別于9月10、12日在北京和上海舉辦CDNLive 2013用戶(hù)大會(huì )

華力微電子基于Cadence數字工具開(kāi)發(fā)55納米參考設計流程

瑞昱獲授權使用Cadence Tensilica HiFi 音頻/語(yǔ)音DSP IP內核

華力開(kāi)發(fā)55納米平臺的參考設計流程

ST、ARM和Cadence聯(lián)合向Accellera提交三個(gè)新方案

Cadence推出用于PCIe 3.0的SpeedBridge Adapter

Cadence協(xié)助創(chuàng )意、聯(lián)電克服先進(jìn)制程設計挑戰

聯(lián)華28納米節點(diǎn)采用Cadence物理和電學(xué)制造性設計簽收解決方案

Cadence采用全新可支持電學(xué)感知設計的Virtuoso版圖套件

臺積電TSMC擴大與Cadence在Virtuoso定制設計平臺的合作

cadence介紹

cadence相關(guān)帖子

cadence資料下載

cadence視頻

cadence專(zhuān)欄文章

相關(guān)主題

熱門(mén)主題

cadence 文章 進(jìn)入cadence技術(shù)社區

cadence介紹

cadence相關(guān)帖子

cadence資料下載

cadence視頻

cadence專(zhuān)欄文章

相關(guān)主題

熱門(mén)主題

cadence 文章進(jìn)入cadence技術(shù)社區