Cadence和TSMC為16納米FinFET開(kāi)發(fā)設計架構

Cadence設計系統公司4月9日宣布與TSMC簽訂了一項長(cháng)期合作協(xié)議，共同開(kāi)發(fā)16納米FinFET技術(shù)，以其適用于移動(dòng)、網(wǎng)絡(luò )、服務(wù)器和FPGA等諸多應用領(lǐng)域。此次合作非常深入，開(kāi)始于工藝制造的早期階段，貫穿于設計分析至設計簽收，全面有效解決FinFETs設計存在的問(wèn)題，從而交付能實(shí)現超低功耗、超高性能芯片的設計方案。

在16納米及以下工藝技術(shù)下設計開(kāi)發(fā)系統級芯片設計（SoC），只有FinFET 技術(shù)才具備功率、性能和面積上（PPA）的獨特優(yōu)勢。與平面FET不同，FinFET采用從襯底上生長(cháng)出垂直的鰭狀結構，并在其周?chē)纬森h(huán)繞柵極，從而提高晶體管速度同時(shí)能有效控制漏電。此次，Cadence與TSMC擴大合作范圍，為芯片設計師提供卓越的設計架構以及準確的電氣特性和寄生模型，以促進(jìn)先進(jìn)FinFET技術(shù)在移動(dòng)及各應有領(lǐng)域的廣泛應用。

“在從分析到簽收的過(guò)程中，FinFET器件的精確度要求更高，這就是TSMC與Cadence合作完成此項目的原因，”TSMC設計架構營(yíng)銷(xiāo)部高級主管Suk Lee說(shuō)道。“通過(guò)此次合作，設計師將能夠更加放心地使用這項新的工藝技術(shù)，從而讓我們的共同客戶(hù)實(shí)現功率、性能和市場(chǎng)投放時(shí)間方面的目標。”

“若要開(kāi)發(fā)適用于這種復雜、新穎工藝的設計架構，代工廠(chǎng)（Foundries）必須與EDA技術(shù)創(chuàng )新者緊密合作，”Cadence芯片實(shí)現產(chǎn)品集團（Silicon Realization Group）高級副總裁徐季平說(shuō)道。“通過(guò)與FinFET技術(shù)領(lǐng)導者TSMC合作，Cadence將利用獨一無(wú)二的技術(shù)創(chuàng )新和專(zhuān)業(yè)知識，為設計師們提供卓越的 FinFET設計能力，將高性能、低功耗產(chǎn)品投放于市場(chǎng)。”

關(guān)于Cadence
Cadence公司成就全球電子設計技術(shù)創(chuàng )新，并在創(chuàng )建當今集成電路和電子產(chǎn)品中發(fā)揮核心作用。我們的客戶(hù)采用Cadence的軟件、硬件、IP、設計服務(wù)，以驗證用于消費電子產(chǎn)品、網(wǎng)絡(luò )和通訊設備以及計算機系統中的尖端半導體器件。公司總部位于美國加州圣何塞市，在世界各地均設有銷(xiāo)售辦事處、設計中心和研究設施，以服務(wù)于全球電子產(chǎn)業(yè)。關(guān)于公司、產(chǎn)品及服務(wù)的更多信息，敬請瀏覽公司網(wǎng)站www.cadence.com

晶體管相關(guān)文章:晶體管工作原理

晶體管相關(guān)文章:晶體管原理