臺積電認可Cadence Tempus時(shí)序簽收工具用于20納米設計

　　Cadence日前宣布，臺積電(TSMC)在20納米制程對全新的Cadence Tempus時(shí)序簽收解決方案提供了認證。該認證意味著(zhù)通過(guò)臺積電嚴格的EDA工具驗證過(guò)的Cadence Tempus 時(shí)序簽收解決方案能夠確?？蛻?hù)實(shí)現先進(jìn)制程節點(diǎn)的最高精確度標準。

　　“Tempus時(shí)序簽收技術(shù)利用分布式處理和創(chuàng )新的增量式時(shí)序分析技術(shù)，使時(shí)序分析性能達到了新的高度，”Cadence公司芯片實(shí)現集團，芯片簽收與驗證部副總裁Anirudh Devgan表示。“我們與臺積電密切合作，確保Tempus的結果滿(mǎn)足他們嚴格的標準，從而實(shí)現成功的芯片和可靠的設計。”

　　臺積電的精確性認證對Tempus時(shí)序收斂解決方案的要求包含了基礎延時(shí)計，以及由信號完整性效應所引起的靜態(tài)噪聲分析(glitch)計算。這兩種分析是必需的，以便有一個(gè)完整的時(shí)序和信號完整性分析解決方案。

　　“認證是臺積電整個(gè)設計生態(tài)系統中不可或缺的一環(huán)，” 臺積電設計基礎架構營(yíng)銷(xiāo)部資深總監Suk Lee表示。“Cadence Tempus時(shí)序簽收工具能夠應對臺積電未來(lái)制程節點(diǎn)的設計挑戰。我們和Cadence緊密合作，確保Tempus能通過(guò)我們的認證標準。我們期待與Cadence在未來(lái)更多技術(shù)上展開(kāi)合作，共同幫助我們的客戶(hù)應對復雜設計，生產(chǎn)出功能可靠芯片。”

　　Cadence Tempus簽收技術(shù)提供：

　　• 高性能并行處理全流程時(shí)序分析

　　• 可擴展的體系架構，可處理具有數億單元實(shí)例的設計;

　　• Tempus集成時(shí)序收斂環(huán)境，它通過(guò)多線(xiàn)程和分布式時(shí)序分析，提供多模多角MMMC(multi-mode, multi-corner) 以及考慮物理layout信息的時(shí)序收斂。