臺積電16nm OIP 3套參考流程確立

　　臺積電宣布16奈米OIP3套全新參考設計流程確立。

　　臺積電17日宣布，在開(kāi)放創(chuàng )新平臺(OIP)架構下成功推出3套全新經(jīng)過(guò)矽晶驗證的參考流程，協(xié)助客戶(hù)實(shí)現16FinFET系統單晶片(SoC)與三維晶片堆疊封裝設計;同時(shí)更可提供客戶(hù)即時(shí)靈活、創(chuàng )新、客制化的設計生態(tài)環(huán)境進(jìn)而提升未來(lái)行動(dòng)與企業(yè)運算產(chǎn)品的效能。

　　臺積電16奈米制程開(kāi)發(fā)馬不停蹄，自今年4月與ARM共同宣布，完成首件采用16奈米FinFET制程ARMCortex-A57處理器設計定案能進(jìn)一步提升未來(lái)行動(dòng)與企業(yè)運算產(chǎn)品的效能，包括高階電腦、平板電腦與伺服器等具備高度運算應用的產(chǎn)品后，今天再度宣布推出16奈米的3套全新參考流程。臺積電表示，電子設計自動(dòng)化領(lǐng)導廠(chǎng)商與該公司已透過(guò)多種晶片測試載具合作開(kāi)發(fā)并完成這些參考流程的驗證。

　　臺積電研究發(fā)展副總經(jīng)理侯永清指出，這些參考流程讓設計人員能夠立即采用臺積公司的16FinFET制程技術(shù)進(jìn)行設計，并且為發(fā)展穿透電晶體堆疊(TTS)技術(shù)的三維積體電路鋪路。對于臺積電及其開(kāi)放創(chuàng )新平臺設計生態(tài)環(huán)境夥伴而言，及早并完整地提供客戶(hù)先進(jìn)的矽晶片與生產(chǎn)技術(shù)著(zhù)實(shí)是一項重大的里程碑。

　　臺積電16FinFET數位參考流程使用ARMCortexTM-A15多核心處理器做為驗證載具，協(xié)助設計人員采用此項新技術(shù)克服與FinFET結構相關(guān)的挑戰，包括復雜的三維電阻電容模型(3DRCModeling)與量化元件寬度(QuantizedDeviceWidth)。

　　臺積電16FinFET客制化設計參考流程藉由解決在16FinFET制程下復雜度提升的挑戰來(lái)協(xié)助客戶(hù)實(shí)現客制化設計，并提供符合16奈米制造及可靠性之設計法則。