臺積電推20nm及CoWoS參考流程

　　臺積電9日宣布，已領(lǐng)先業(yè)界成功推出支援20nm制程與CoWoS(ChiponWaferonSubstrate)技術(shù)的設計參考流程，展現該公司在開(kāi)放創(chuàng )新平臺(OpenInnovationPlatform,OIP)架構中，支援20nm與CoWoS技術(shù)的設計環(huán)境已準備就緒。

　　臺積電強調，20nm參考流程，是采用現行經(jīng)過(guò)驗證的設計流程協(xié)助客戶(hù)實(shí)現雙重曝影技術(shù)(DoublePatterningTechnology,DPT)，藉由雙重曝影技術(shù)所需知識的布局與配線(xiàn)(PlaceandRoute)、時(shí)序(Timing)、實(shí)體驗證(PhysicalVerification)及可制造性設計(DesignforManufacturing,DFM)，電子設計自動(dòng)化(EDA)領(lǐng)導廠(chǎng)商通過(guò)驗證的設計工具能夠支援臺積電的20nm制程。

　　此外，臺積電指出，通過(guò)矽晶片驗證的CoWoS參考流程，則能夠整合多晶片以支援高頻寬與低功耗應用，加速三維積體電路(3DIC)設計產(chǎn)品的上市時(shí)間，晶片設計業(yè)者亦受惠于能夠使用電子設計自動(dòng)化廠(chǎng)商現有的成熟設計工具進(jìn)行設計。

　　臺積電研發(fā)副總侯永清表示，以上參考流程能夠完整的，將臺積電先進(jìn)的20奈米與CoWoS技術(shù)提供給晶片設計業(yè)者，以協(xié)助其盡早開(kāi)始設計開(kāi)發(fā)產(chǎn)品。而對于臺積電及其開(kāi)放創(chuàng )新平臺設計生態(tài)環(huán)境伙伴而言，首要目標即在于能夠及早、并完整地提供先進(jìn)的矽晶片與生產(chǎn)技術(shù)給客戶(hù)。