三星和Cadence發(fā)布20納米數字設計方法

　　全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(納斯達克： CDNS) 日前宣布，三星電子與Cadence合作推出20納米設計方法，包含雙重圖形光刻(double patterning)技術(shù)，面向共同用戶(hù)的開(kāi)發(fā)和內部測試芯片。Cadence與三星的合作為移動(dòng)消費電子產(chǎn)品帶來(lái)了新的工藝進(jìn)展，使得20納米及未來(lái)工藝節點(diǎn)設計成為可能。

　　三星電子設備解決方案部門(mén)系統LSI設計技術(shù)團隊副總裁Kee Sup Kim博士說(shuō)：“我們致力于移動(dòng)消費電子領(lǐng)域，需要更有效的方法創(chuàng )新，并幫助我們的客戶(hù)開(kāi)發(fā)差異化產(chǎn)品。通過(guò)與Cadence合作，我們開(kāi)發(fā)了這種20納米設計工藝，利用現有最先進(jìn)技術(shù)，如雙重圖形光刻技術(shù)，使先進(jìn)的工藝節點(diǎn)設計受益。

　　雙重圖形光刻(double patterning)技術(shù)是一種新的關(guān)鍵光刻方法，為先進(jìn)的工藝節點(diǎn)提供更高的布線(xiàn)密度。雙重圖形光刻技術(shù)把每個(gè)金屬設計層分為兩個(gè)芯片結構掩膜，為20納米及更高節點(diǎn)的工藝實(shí)現更高的金屬密度和更小的硅晶體面積。

　　這是三星與Cadence多年全面合作開(kāi)發(fā)先進(jìn)工藝節點(diǎn)集成電路的最新里程碑。Cadence^® Encounter^® RTL-to-GDSII 流程， Virtuoso^® 定制/模擬流程，以及Cadence簽收解決方案都通過(guò)三星20納米制造流程的認可和應用。

　　對于芯片的數字部分， Encounter Digital Implementation(EDI)系統 提供了一種用于雙重圖形更正布局和布線(xiàn)的自動(dòng)化方法，采用了申報中的專(zhuān)利技術(shù)實(shí)時(shí)著(zhù)色FlexColor。EDI系統在布局、優(yōu)化和布線(xiàn)過(guò)程中提高芯片面積使用率和DRC精度。對于最終簽收，工程師們采用了Cadence Encounter Timing System、Encounter Power System和QRC Extraction，通過(guò)增強技術(shù)簽收多重參數提取，在雙重圖形校值中處理變異。

　　Cadence硅實(shí)現部門(mén)研發(fā)高級副總裁Chi-Ping Hsu博士指出：“我們與三星的深度合作始于32納米技術(shù)，并在芯片設計和制造方面不斷帶來(lái)重要發(fā)展。三星在先進(jìn)節點(diǎn)方面的制造經(jīng)驗加上我們面向20納米設計的工具和方法是這個(gè)項目成功的關(guān)鍵。我們希望通過(guò)與三星的合作，實(shí)現更多的技術(shù)進(jìn)步，使用戶(hù)在20納米及更高工藝節點(diǎn)方面受益。