<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > 新思科技發(fā)布業(yè)界第一款集成化混合原型驗證解決方案

新思科技發(fā)布業(yè)界第一款集成化混合原型驗證解決方案

作者: 時(shí)間:2012-06-07 來(lái)源:電子產(chǎn)品世界 收藏

  全球領(lǐng)先的電子器件和系統設計、驗證和制造軟件及知識產(chǎn)權(IP)供應商新思科技公司(, Inc., 納斯達克股票市場(chǎng)代碼:SNPS)日前宣布了一種集成化混合原型驗證解決方案,它將的Virtualizer虛擬原型驗證和基于FPGA的HAPS原型驗證結合在一起,以加速系統級芯片()硬件和軟件的開(kāi)發(fā)。通過(guò)對新設計的功能使用Virtualizer虛擬原型技術(shù)和對重用邏輯使用基于FPGA的HAPS原型技術(shù),設計師能夠將設計周期中軟件開(kāi)發(fā)的起始時(shí)間提前多達12個(gè)月。此外,Synopsys的混合原型設計解決方案可確保設計師加速對硬件/軟件的集成及系統驗證,顯著(zhù)縮短了整體的產(chǎn)品設計周期。憑借ARM Cortex處理器的高性能模型、基于A(yíng)RM AMBA協(xié)議的事務(wù)處理器以及DesignWare IP,開(kāi)發(fā)者可為了最貼近他們的設計需求,而方便地將其基于A(yíng)RM處理器的設計進(jìn)行分割分別進(jìn)入到虛擬的和基于FPGA的原型中。

本文引用地址:http://dyxdggzs.com/article/133296.htm

  目前,設計師在構建原型時(shí)使用兩種相對獨立的方法:基于事務(wù)級模型(TLM)的虛擬原型驗證和基于FPGA的原型驗證。虛擬原型驗證通過(guò)執行快速TLM而完美地適用于在沒(méi)有RTL時(shí)加快的軟件開(kāi)發(fā),并提供了更高效的糾錯和腳本分析?;贔PGA的原型設計可提供周期精準和高性能的執行,以及直接真實(shí)接口連接。Synopsys的混合原型設計解決方案將Virtualizer虛擬原型和HAPS基于FPGA原型兩者的優(yōu)勢精心調和在一起,以使軟件開(kāi)發(fā)和系統集成能在項目周期中更快完成。

  “不斷增加的復雜性與軟件內容與多核關(guān)聯(lián)在了一起,意味著(zhù)系統工程師和軟件開(kāi)發(fā)者不能夠等待硬件就位才開(kāi)始他們的工作,因此他們越來(lái)越多地使用其芯片和系統的原型,”研究公司VDC Research的嵌入式軟件及硬件副總裁 Chris Rommel說(shuō)道。“Synopsys的‘混合’方法解決了單一SoC原型驗證方法的許多限制,它使開(kāi)發(fā)者可以隨意地將RTL之前的事務(wù)級模型與已經(jīng)存在或正在開(kāi)發(fā)的RTL混合在一起,為設計團隊的硬件及軟件開(kāi)發(fā)帶來(lái)大幅度的提前。”

  Synopsys的混合原型驗證解決方案增強了軟件棧驗證,這是因為通過(guò)使用Virtualizer虛擬原型可帶來(lái)非常高的處理器執行速度。它通過(guò)模擬PHY或測試設備直接連接到真實(shí)世界,該I/O模型接口疊加在基于FPGA的HAPS上。此外,設計師把已有的RTL 或IP用在基于FPGA的原型和把新功能用在SystemC事務(wù)級模型中,這樣的方法在項目開(kāi)發(fā)中可以更快地執行和更早地實(shí)現。

  Synopsys的高性能HAPS通用多資源總線(xiàn)(UMRBus)物理連接,可高效地在虛擬和基于FPGA原型驗證兩種環(huán)境之間傳輸數據。預先驗證的、基于HAPS的事務(wù)處理器可支持ARM AMBA 2.0 AHB™/APB™、AXI3™、AXI-4™和AXI4-Lite™互聯(lián),它為設計師在虛擬或基于FPGA的原型驗證環(huán)境之間分割SoC設計提供了很大的靈活性,分割可在A(yíng)MBA 互聯(lián)的通常的模塊級邊界進(jìn)行。與傳統基于FPGA的原型設計相比,使用混合原型中的基于Virtualizer環(huán)境的軟件糾錯能力,用戶(hù)對正在開(kāi)發(fā)的軟件的寄存器和存儲器文件擁有更大的可見(jiàn)度和控制能力。

  “混合原型方案給設計團隊提供了硬件和軟件兩種原型設計方法必須提供的最佳優(yōu)勢,”Synopsys公司IP和系統市場(chǎng)營(yíng)銷(xiāo)副總裁John Koeter說(shuō)道。“將Virtualizer虛擬原型技術(shù)的優(yōu)勢與HAPS基于FPGA的原型技術(shù)的優(yōu)勢通過(guò)UMRBus物理聯(lián)接整合在一起,Synopsys可使設計師更快地、在設計周期中更早地開(kāi)發(fā)出完全可運行的SoC原型,并加速了軟件開(kāi)發(fā)和對整個(gè)系統的驗證。”

  供貨

  這種混合原型驗證解決方案現已可向早期采用者供貨。



關(guān)鍵詞: Synopsys SoC

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>