Cadence物理驗證系統符合臺積電28nm, 20nm的工藝要求

　　全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(納斯達克: CDNS)，日前宣布臺積電已授予Cadence Physical Verification System(PVS)28納米設計簽收認可，并完成臺積電20納米工藝第一階段認證。

　　設計工程師可從臺積電直接申請PVS20納米工藝文件用于早期的設計探索，并可通過(guò)訪(fǎng)問(wèn)臺積電在線(xiàn)下載28納米工藝簽收文件。

　　Cadence PVS支持應用創(chuàng )新圖形技術(shù)的20納米工藝。專(zhuān)用PVS工具提高了彩色環(huán)路檢測精度，降低了錯誤誤報并提供直觀(guān)報錯。Cadence技術(shù)也確保掩膜分解的可能性。

　　Cadence PVS與Cadence Virtuoso custom和Encounter digital implementation 平臺集成，以幫助設計工程師在實(shí)現階段的早期發(fā)現并修正錯誤。與Virtuoso的集成包括實(shí)時(shí)、設計中的設計規則檢查(DRC)驗證;實(shí)時(shí)20納米DPT彩色環(huán)路檢測;以及增量DRC校正與驗證。

　　“我們與臺積電的合作有助于確保設計團隊擁有SoC設計與制造的先進(jìn)實(shí)現與簽收工藝，”Cadence硅實(shí)現部門(mén)研發(fā)高級副總裁Chi-Ping Hsu表示, “臺積電對Cadence PVS在28納米工節點(diǎn)的認可和20納米早期認證標志著(zhù)重大的共同承諾，那就是為當今復雜的混合信號系統級芯片提供收斂驗證能力。”

　　“PVS成功完成臺積電的28納米設計簽收工藝認可流程，”臺積電設計架構市場(chǎng)部資深總監Suk Lee表示，“我們與Cadence密切合作以取得這些成果，包括20納米先進(jìn)工藝的技術(shù)協(xié)作。”