臺積電背面電軌黑科技 供應鏈價(jià)量齊揚

埃米時(shí)代來(lái)臨，背面電軌（BSPDN）成為先進(jìn)制程最佳解決方案，包括臺積電、英特爾、imec（比利時(shí)微電子研究中心）提出不同解方，鎖定晶圓薄化、原子層沉積檢測（ALD）及再生晶圓三大制程重點(diǎn)，相關(guān)供應鏈包括中砂、天虹及升陽(yáng)半導體等受惠。

背面電軌（BSPDN）被半導體業(yè)者喻為臺積電最強黑科技，成為跨入埃米時(shí)代最佳解決方案，預估2026年啟用。目前全球有三種解決方案，分別為imec的Buried Power Rail、Intel的PowerVia及臺積電的Super Power Rail。代工大廠(chǎng)皆開(kāi)始透過(guò)設計技術(shù)協(xié)同優(yōu)化（DTCO）有效地安排互連，有望提早實(shí)現系統級晶圓。

業(yè)界人士分析，晶背供電有幾個(gè)技術(shù)突破點(diǎn)，其中，要對晶圓（wafer）背面進(jìn)行打磨，令其薄到將近可以接觸電晶體，但同時(shí)，這樣會(huì )使wafer剛性大打折扣，因此在正面打磨完后，必須在wafer正面鍵合一片載體晶圓（carrier wafer），來(lái)承載背面制造過(guò)程；另像nTSV（納米硅穿孔），為要確保納米級孔中銅金屬涂布均勻，也需要更多設備協(xié)助檢測。

臺積電所采用方式最直接、有效，但代價(jià)是生產(chǎn)復雜且昂貴。為反映價(jià)值，臺積電在價(jià)格方面也進(jìn)行調整，據悉先進(jìn)制程部分已成功漲價(jià)，并在明年元月1日調漲，特別針對3/5納米AI產(chǎn)品線(xiàn)，調整5％～10％。

業(yè)界人士透露，這次臺積硬起來(lái)，向蘋(píng)果等眾多客戶(hù)反映價(jià)值，主要也是為應對設計難度復雜化。

隨晶圓代工進(jìn)入埃米時(shí)代，架構、電路設計大幅度調整，為了在芯片表面積騰出更多空間，將供電移至背面已為主流共識；目前以英特爾的PowerVia和臺積電的Super Power Rail最具量產(chǎn)實(shí)力。

供應鏈透露，打入臺積電后，等同晉級國際杯機會(huì )，因為臺積電是業(yè)界最高標準，國際大廠(chǎng)也會(huì )來(lái)尋求合作，相當于臺積電帶領(lǐng)眾多供應鏈一同成長(cháng)；業(yè)者指出，先進(jìn)制程每家作法皆不同，在非規格品加持之下，量、價(jià)同步提升；由臺積電帶起的硅經(jīng)濟火車(chē)頭持續前進(jìn)。