<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 賽靈思公開(kāi)發(fā)布Vivado設計套件常見(jiàn)問(wèn)題解答

賽靈思公開(kāi)發(fā)布Vivado設計套件常見(jiàn)問(wèn)題解答

作者: 時(shí)間:2012-04-27 來(lái)源:電子產(chǎn)品世界 收藏

    設計套件是什么?

本文引用地址:http://dyxdggzs.com/article/131870.htm

  集成的設計環(huán)境—— 設計套件包括高度集成的設計環(huán)境和新一代從系統到 IC 級的工具,這些均建立在共享的可擴展數據模型和通用調試環(huán)境基礎上。這也是一個(gè)基于 AMBA AXI4 互聯(lián)規范、IP-XACT IP元數據、工具命令語(yǔ)言 (TCL)、Synopsys 系統約束 (SDC) 以及其它有助于根據客戶(hù)需求量身定制設計流程并符合業(yè)界標準的開(kāi)放式環(huán)境。構建的的 工具將各類(lèi)可編程技術(shù)結合在一起,能夠可擴展實(shí)現多達 1 億個(gè)等效 ASIC 門(mén)的設計。

  專(zhuān)注于集成的組件——為了解決集成的瓶頸問(wèn)題,Vivado 設計套件采用了用于快速綜合和驗證 C 語(yǔ)言算法 IP 的 ESL 設計,實(shí)現重用的標準算法和 RTL IP技術(shù),標準 IP和各類(lèi)系統構建模塊的系統集成,模塊和系統驗證的仿真速度提高 了3 倍,與此同時(shí),硬件協(xié)仿真將性能提升了100倍。

  專(zhuān)注于實(shí)現的組件——為了解決實(shí)現的瓶頸,Vivado工具采用層次化器件編輯器和布局規劃器、速度提升 了3 至 15 倍,且為 SystemVerilog 提供了業(yè)界最好支持的邏輯綜合工具、速度提升 4 倍且確定性更高的布局布線(xiàn)引擎,以及通過(guò)分析技術(shù)可最小化時(shí)序、線(xiàn)長(cháng)、路由擁堵等多個(gè)變量的“成本”函數。此外,增量式流程能讓工程變更通知單 (ECO) 的任何修改只需對設計的一小部分進(jìn)行重新實(shí)現就能快速處理,同時(shí)確保性能不受影響。最后,Vivado 工具通過(guò)利用最新共享的可擴展數據模型,能夠估算設計流程各個(gè)階段的功耗、時(shí)序和占用面積,從而達到預先分析,進(jìn)而優(yōu)化自動(dòng)化時(shí)鐘門(mén)等集成功能。

  為何要打造全新的工具套件而不是對 ISE 設計套件進(jìn)行升級?

  客戶(hù)需要一個(gè)全新的設計環(huán)境以提升生產(chǎn)力、縮短產(chǎn)品上市時(shí)間、超越可編程邏輯、實(shí)現可編程系統集成等。為了響應客戶(hù)的需求,工程師從 2008 年開(kāi)始付諸行動(dòng),打造出了 Vivado 工具這一巔峰之作。

  Vivado 工具能解決當前設計人員面臨的哪些主要挑戰?

  “All Programmable”器件不只是涵蓋可編程邏輯設計,還涉及到可編程系統集成,要在更少的芯片上集成越來(lái)越多的系統功能。為了構建上述系統,我們會(huì )面臨一系列全新的集成和實(shí)現設計生產(chǎn)力瓶頸,這是我們必須要解決的問(wèn)題:

  集成瓶頸
  · 集成 C 語(yǔ)言算法和 RTL 級 IP
  · 混合 DSP、嵌入式、連接功能、邏輯領(lǐng)域
  · 模塊和“系統”驗證
  · 設計和 IP 重用

  實(shí)現瓶頸
  · 層次化芯片布局規劃與分區
  · 多領(lǐng)域和多晶片物理優(yōu)化
  · 多變量“設計”和“時(shí)序”收斂的沖突
  · 設計后期發(fā)生的ECO及變更引起的連鎖反應

  最新環(huán)境相對于 ISE 設計套件14 生產(chǎn)力方面有何優(yōu)勢?

  聯(lián)盟計劃成員、客戶(hù)以及團隊通過(guò)運行各種經(jīng)現場(chǎng)測試的設計,結果表明,相對于同類(lèi)競爭工具,Vivado 設計套件從總體上把集成度和實(shí)現速度提高至原來(lái)的4 倍。

  賽靈思是不是不再需要 ISE 設計套件了?

  不是。ISE 設計套件 14 版本支持目前的 28nm 產(chǎn)品,賽靈思會(huì )繼續為面向前代產(chǎn)品設計的工具提供支持。

  現在客戶(hù)能做些什么?

  客戶(hù)可報名參加早期試用計劃,下載相關(guān)技術(shù)文檔,搶先了解 Vivado 設計套件,為自己首款或下一款 7 系列 FPGA 和 Zynq-7000 EPP 設計做好準備。今夏早些時(shí)候7 系列將面向公眾全面推出,今年晚些時(shí)候 Zynq-7000 EPP也將面向公眾發(fā)貨。早期試用計劃參與者可在 5 月 8 日下載相關(guān)工具。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: 賽靈思 封裝 Vivado

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>