EEPW首頁(yè) >>
主題列表 >>
chiplet phy designer
chiplet phy designer 文章 進(jìn)入chiplet phy designer技術(shù)社區
MIPI C-PHY更新支持圖像傳感器應用
- MIPI 聯(lián)盟更新了用于連接攝像頭和顯示器的高性能、低功耗和低 EMI C-PHY 接口規范。MIPI C-PHY 3.0 版引入了對 18-Wirestate 模式編碼選項的支持,將 C-PHY 通道的最大性能提高了約 30% 至 35%。此增強功能可在短通道內提供高達 75 Gbps 的速率,滿(mǎn)足快速增長(cháng)的超高分辨率、高保真圖像傳感器需求。更高效的編碼選項 32b9s 可通過(guò) 9 個(gè)符號傳輸 32 位,同時(shí)保持行業(yè)領(lǐng)先的低 EMI 和低功耗特性。對于攝像頭應用,新模式允許為現有用例提供更低的符號速率或
- 關(guān)鍵字: MIPI C-PHY 圖像傳感器
Arrow Lake Die Shot展示了Intel 基于chiplet的設計細節
- 英特爾 Arrow Lake 架構的模具照片已經(jīng)發(fā)布,展示了英特爾注入小芯片(tile)的設計的所有榮耀。X 上的 Andreas Schiling 分享了幾張 Arrow Lake 的近距離圖片,揭示了 Arrow Lake 各個(gè)圖塊的布局和計算圖塊內內核的布局。第一張照片展示了英特爾臺式機酷睿 Ultra 200S 系列 CPU 的完整芯片,計算圖塊位于左上角,IO 圖塊位于底部,SoC 圖塊和 GPU 圖塊位于右側。左下角和右上角是兩個(gè)填充模具,旨在提供結構剛度。計算芯片在 TS
- 關(guān)鍵字: Arrow Lake Die Shot Intel chiplet
英特爾在汽車(chē)AI應用中選擇了小芯片(Chiplet)
- 英特爾最新展示的第二代軟件定義汽車(chē)片上系統 (SoC) 器件預示著(zhù)英特爾在使用小芯片方面邁出了關(guān)鍵一步。據分析,這其中部分技術(shù)參考借鑒了英特爾收購 Silicon Mobility后在汽車(chē)小芯片方面的技術(shù)。一年前英特爾承諾為 SDV 提供業(yè)界首個(gè)基于 UCIe 的開(kāi)放式小芯片平臺。英特爾將與 imec 合作,確保汽車(chē)封裝技術(shù),并致力于成為第一家支持將第三方小芯片集成到其汽車(chē)產(chǎn)品中的汽車(chē)供應商。該 SoC 在上海 2025 車(chē)展上推出,結合了基于不同工藝技術(shù)構建的小芯片,為用戶(hù)界面提供大型語(yǔ)言模型 AI 支
- 關(guān)鍵字: 英特爾 小芯片 Chiplet
RIGOL高速伺服激光加工系統MIPI D-PHY一致性測試
- 在當今快速發(fā)展的移動(dòng)設備與便攜式設備領(lǐng)域,MIPI D-PHY接口作為攝像頭與顯示屏之間高速數據傳輸的核心技術(shù),已成為行業(yè)標準。它以低功耗、高抗干擾能力和高速數據傳輸支持等優(yōu)勢,滿(mǎn)足了移動(dòng)設備對高效穩定連接的嚴格要求。普源精電(RIGOL)憑借其先進(jìn)的技術(shù)實(shí)力和創(chuàng )新的解決方案,為MIPI D-PHY一致性測試提供了高效、精準的測試服務(wù),助力行業(yè)客戶(hù)實(shí)現產(chǎn)品優(yōu)化與量產(chǎn)目標。應用場(chǎng)景與測試挑戰在本次客戶(hù)項目中,測試環(huán)境旨在驗證攝像頭模塊輸出的MIPI D-PHY V1.2信號,信號速率達到1.2 Gbps。測
- 關(guān)鍵字: 202504 RIGOL 高速伺服 激光加工系統 MIPI D-PHY 一致性測試
chiplet在UCIe 2.0標準仍具挑戰
- 即插即用的Chiplet是人們追求的目標,但UCIe 2.0是否讓我們離這一目標的實(shí)現更近了呢?問(wèn)題在于,當前推動(dòng)該標準的因素并非是即插即用所要求的那種互操作性。UCIe 2.0于2024年8月發(fā)布,它宣稱(chēng)具有更高的帶寬密度和提升的電源效率,同時(shí)還具備支持3D封裝、易于管理的系統架構等新特性。推動(dòng)這一標準的是行業(yè)內的關(guān)鍵領(lǐng)導者,包括日月光、阿里巴巴、AMD、Arm、谷歌云、英特爾、Meta、微軟、英偉達、高通、三星電子和臺積電等公司。然而,前沿領(lǐng)域所需的標準可能與市場(chǎng)其他部分的需求不同。YorChip公司
- 關(guān)鍵字: Chiplet UCIe2.0 封裝 芯片設計
薄膜3D模擬IC:堆疊式 IC 可在更小尺寸中降低成本并提高性能
- 盡管數字技術(shù)不斷進(jìn)步到商業(yè)、工業(yè)和休閑活動(dòng)的各個(gè)領(lǐng)域,但模擬集成電路 (IC) 在全球半導體市場(chǎng)上仍占有一席之地。今年,收入預計將達到 850 億美元,相當于 10% 的年復合增長(cháng)率。推動(dòng)這一需求的是人工智能、物聯(lián)網(wǎng)技術(shù)和自動(dòng)駕駛汽車(chē)的進(jìn)步,所有這些都依賴(lài)于模擬 IC 來(lái)實(shí)現傳感和電源管理等功能。與僅處理二進(jìn)制信號的數字 IC 不同,模擬 IC 可以處理溫度和聲音等連續信號,因此它們對于與物理環(huán)境連接至關(guān)重要。著(zhù)眼于這一不斷擴大的市場(chǎng),兩家總部位于東京的公司 Oki Elec
- 關(guān)鍵字: 薄膜 3D模擬IC 堆疊式IC Chiplet
倪光南院士:擁抱開(kāi)源RISC-V,強化半導體產(chǎn)業(yè)鏈
- 他表示,開(kāi)源在新一代信息技術(shù)重點(diǎn)應用中持續深化,已從軟件領(lǐng)域拓展至RISC-V為代表的硬件領(lǐng)域。開(kāi)源RISC-V架構為全球芯片產(chǎn)業(yè)發(fā)展提供了新的機遇。中國是開(kāi)源大國,目前已經(jīng)成為開(kāi)源RISC-V的重要力量,帶動(dòng)全球開(kāi)源事業(yè)的發(fā)展。倪光南表示,發(fā)展RISC-V生態(tài)是順時(shí)代之勢、應國家之需、答產(chǎn)業(yè)之盼,對新時(shí)代中國開(kāi)源體系建設,對推動(dòng)全球集成電路全產(chǎn)業(yè)創(chuàng )新發(fā)展都能作出重要貢獻。我國把集成電路產(chǎn)業(yè)鏈分為四個(gè)環(huán)節,即“芯片設計”“芯片制造”“封裝測試”和“下游應用”。為此,發(fā)展集成電路產(chǎn)業(yè)也應該從全產(chǎn)業(yè)鏈的角度考
- 關(guān)鍵字: risc-v 倪光南 Chiplet
中科院微電子所在Chiplet熱仿真工具研究方面取得新進(jìn)展
- 據中國科學(xué)院微電子研究所官微消息,針對高密度集成帶來(lái)的功耗顯著(zhù)增加、散熱困難等技術(shù)挑戰,微電子所EDA中心多物理場(chǎng)仿真課題組構建了芯粒集成三維網(wǎng)格型瞬態(tài)熱流仿真模型,能夠實(shí)現Chiplet集成芯片瞬態(tài)熱流的高效精確仿真,為芯粒異構集成溫度熱點(diǎn)檢測和溫感布局優(yōu)化奠定了核心技術(shù)基礎。同時(shí),課題組在集成芯片電熱力多物理場(chǎng)仿真方面進(jìn)行布局,開(kāi)展了直流壓降、熱應力和晶圓翹曲仿真等研究工作。圖1 各向異性熱仿真圖2 電熱耦合仿真近期,課題組在Chiplet熱仿真工具方面取得新進(jìn)展。通過(guò)對重布線(xiàn)
- 關(guān)鍵字: 中科院 chiplet EDA 物理仿真
三星 SF4X 工藝獲 IP 生態(tài)支持:Blue Cheetah 流片 D2D 互聯(lián) PHY
- 1 月 22 日消息,半導體互聯(lián) IP 企業(yè) Blue Cheetah 美國加州當地時(shí)間昨日表示,其新一代 BlueLynx D2D 裸晶對裸晶互聯(lián) PHY 物理層芯片在三星 Foundry 的 SF4X 先進(jìn)制程上成功流片(Tape-Out)。Blue Cheetah 在三星 SF4X 上制得的 D2D PHY 支持高級 2.5D 和標準 2D 芯粒封裝,總吞吐量突破 100 Tbps 大關(guān),同時(shí)在面積和功耗表現上處于業(yè)界領(lǐng)先水平,將于 2025 年第二季度初在封裝應用中接受硅特性分析。Blue Che
- 關(guān)鍵字: 三星 SF4X 工藝 Blue Cheetah 流片 D2D 互聯(lián) PHY
2025開(kāi)年前瞻:技術(shù)研發(fā)領(lǐng)域的關(guān)注要點(diǎn)與未來(lái)走向
- 進(jìn)入新的一年,技術(shù)研發(fā)領(lǐng)域將伴隨著(zhù)AI/ML、HI/3DIC?生態(tài)系統、光子學(xué)乃至量子計算等重要發(fā)展勢頭持續向前演進(jìn)。這些重要趨勢有望激發(fā)真正的創(chuàng )新并塑造未來(lái)。在此篇文章中,是德科技EDA高級設計與驗證業(yè)務(wù)負責人Nilesh Kamdar?重點(diǎn)探討了上述關(guān)鍵的技術(shù)研發(fā)趨勢,以及這些趨勢在驅動(dòng)行業(yè)取得突破與在全球范圍內推動(dòng)創(chuàng )新等方面的潛力。廣泛采用AI/ML提高生產(chǎn)力企業(yè)和個(gè)人對人工智能(AI)和機器學(xué)習(ML)解決方案的認知將從感到好奇和有趣轉變?yōu)橄嘈臕I是必然趨勢。人工智能的廣泛應用
- 關(guān)鍵字: 是德科技 3DIC Chiplet
Chiplet,至關(guān)重要
- 引領(lǐng)芯片制造進(jìn)入模塊化新時(shí)代。
- 關(guān)鍵字: Chiplet
Chiplet 將徹底改變半導體設計和制造
- 全球 Chiplet 市場(chǎng)正在經(jīng)歷顯著(zhù)增長(cháng),預計到 2035 年將達到 4110 億美元。
- 關(guān)鍵字: Chiplet
前沿技術(shù):芯片互連取得進(jìn)展
- 隨著(zhù)越來(lái)越多的 SoC 在前沿技術(shù)上分解,行業(yè)學(xué)習范圍不斷擴大,為更多第三方芯片打開(kāi)了大門(mén)。
- 關(guān)鍵字: Chiplet
Chiplet 技術(shù)取得進(jìn)展
- 隨著(zhù)前沿技術(shù)中越來(lái)越多的 SoC 被拆解,產(chǎn)業(yè)學(xué)習不斷深入,這為更多第三方 Chiplet 打開(kāi)了大門(mén)。
- 關(guān)鍵字: Chiplet
燦芯半導體推出高性能4.5Gbps/lane MIPI D-PHY IP
- 近日,一站式定制芯片及IP供應商——燦芯半導體(上海)股份有限公司(燦芯股份,688691)宣布推出高性能4.5Gbps/lane MIPI D-PHY IP。該IP支持4條數據通道(lane),每條通道的數據傳輸速率高達4.5Gbps, 總數據傳輸速率可達18Gbps,此解決方案可以滿(mǎn)足各種高速通信的需求。燦芯半導體的MIPI D-PHY IP具有高速率、低功耗和小面積的優(yōu)點(diǎn),可以配置為MIPI主機模式和MIPI從機模式,支持攝像頭接口CSI-2和顯示接口DSI-2,并向下兼容各規范。該IP還符合MIP
- 關(guān)鍵字: 燦芯 MIPI D-PHY
chiplet phy designer介紹
您好,目前還沒(méi)有人創(chuàng )建詞條chiplet phy designer!
歡迎您創(chuàng )建該詞條,闡述對chiplet phy designer的理解,并與今后在此搜索chiplet phy designer的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對chiplet phy designer的理解,并與今后在此搜索chiplet phy designer的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
