Chiplet走向主流，產(chǎn)業(yè)迎接新挑戰

來(lái)源：內容由半導體芯聞（ID:MooreNEWS）編譯自semiengineering，謝謝。

半導體行業(yè)正在構建一個(gè)全面的小芯片生態(tài)系統，以利用這些設備相對于傳統單片系統級芯片 (SoC) 的優(yōu)勢，例如改進(jìn)的性能、更低的功耗和更大的設計靈活性。隨著(zhù)異構集成 (HI) 提出重大挑戰，協(xié)作以發(fā)揮小芯片的潛力變得更加重要。

行業(yè)專(zhuān)家聚集在 SEMICON Taiwan 2022 的異構集成峰會(huì )上，就不斷發(fā)展的小芯片生態(tài)系統如何克服這些不利因素發(fā)表看法。

日月光集團企業(yè)研發(fā)中心副總裁兼 SEMICON 臺灣封測委員會(huì )聯(lián)席主席 CP Hung 在大會(huì )上表示：“從大局來(lái)看，半導體的發(fā)展實(shí)際上就是系統集成的高效完成?！?“系統集成可分為兩種類(lèi)型的 HI——同構集成和異構集成。在深入HI技術(shù)的同時(shí)，我們必須繼續加強和促進(jìn)產(chǎn)業(yè)鏈成員之間的合作，以克服沿途可能出現的各種挑戰?！?/p>

小芯片勢頭強勁

專(zhuān)門(mén)研究微電子封裝和組裝技術(shù)趨勢的市場(chǎng)研究領(lǐng)導者 TechSearch 的總裁 Jan Vardaman 指出，IC 設計人員發(fā)現用小芯片制造他們想要的芯片更容易、更靈活。小芯片還可以通過(guò)使用最具成本效益的工藝生產(chǎn)不同的功能電路來(lái)降低芯片制造成本，而不必依賴(lài)最先進(jìn)的技術(shù)。

隨著(zhù) chiplet 能夠實(shí)現更大的靈活性和更好的成本結構，市場(chǎng)上已經(jīng)推出了更多基于 chiplet 的設備。然而，由于它們是由不同制造商獨立開(kāi)發(fā)的，因此 chiplet 產(chǎn)品通常無(wú)法互操作和兼容，從而導致 chiplet 生態(tài)系統碎片化。這就是為什么旨在打破壁壘的 UCIe 標準的推出是 chiplet 發(fā)展過(guò)程中的一個(gè)重要里程碑。

AMD 高級封裝公司副總裁 Raja Swaminathan 認為，市場(chǎng)需求是推動(dòng)半導體行業(yè)向異構集成過(guò)渡的關(guān)鍵因素之一。高性能計算 (HPC) 市場(chǎng)對更高處理器性能的推動(dòng)不再僅通過(guò)制程擴展來(lái)滿(mǎn)足。作為處理器供應商，AMD 必須找到滿(mǎn)足客戶(hù)需求的新方法，而小芯片是最有效的解決方案之一。chiplets 使 AMD 能夠克服成本和規模挑戰，并推出產(chǎn)品以更好地滿(mǎn)足市場(chǎng)需求。

“進(jìn)一步推動(dòng)chiplet生態(tài)系統發(fā)展的關(guān)鍵在于如何將行業(yè)的研究成果轉移到教育系統中，”HIR主席、日月光集團院士William Chen表示?！皬脑O計方法到技術(shù)的一切都掌握在行業(yè)手中，因為它更關(guān)注小芯片。然而，在學(xué)校學(xué)習小芯片設計的學(xué)生很少。眾所周知，人才對半導體的發(fā)展至關(guān)重要。只有將 chiplet 帶給更多學(xué)校學(xué)生，我們才能看到更多基于 chiplet 的技術(shù)在未來(lái)發(fā)生?！?/p>

Cadence 研發(fā)副總裁 LogoDon Chan 表示，小芯片推動(dòng)了 IC 設計領(lǐng)域的范式轉變。通過(guò)將 SoC 的各種芯片功能分解為小芯片，并通過(guò)先進(jìn)的封裝將它們組裝到單個(gè)設備中，IC 設計人員找到了一條擺脫功率性能區 (PPA) 的新途徑，這是他們開(kāi)發(fā)的工藝技術(shù)的三個(gè)主要組成部分一直在努力平衡。然而，這一趨勢也帶來(lái)了新的挑戰，例如如何拆分最初集成在 SoC 中的功能，設計 chiplet 互連架構 plet，以及克服芯片堆疊帶來(lái)的散熱挑戰——這些都是最難解決的問(wèn)題。設計流程、方法和工具需要不斷發(fā)展以克服這些障礙。

“對于 IC 設計師來(lái)說(shuō)，小芯片最有趣和最有價(jià)值的方面是他們將 IC 設計變成混合雞尾酒，”聯(lián)發(fā)科制造運營(yíng)和供應鏈管理副總裁 HW Kao 說(shuō)?！叭藗兛梢酝ㄟ^(guò)混合不同的材料來(lái)創(chuàng )造獨特的產(chǎn)品。芯片分割——將客戶(hù)所需的功能分成多個(gè)芯片——已經(jīng)成為唯一的出路?！?/p>

在實(shí)踐中，聯(lián)發(fā)科發(fā)現分片有助于降低成本，一些功能可以用更成熟、更具成本效益的制造工藝來(lái)制作。單個(gè)芯片的面積越來(lái)越小，使得更好的生產(chǎn)良品率成為可能。

散熱：浸入式冷卻潛力巨大

隨著(zhù)先進(jìn)封裝成為可能的小芯片正在推動(dòng)半導體制造中的重要技術(shù)浪潮，設備過(guò)熱 - 長(cháng)期以來(lái)的重大挑戰 - 只會(huì )隨著(zhù)封裝的進(jìn)步而變得更加復雜。

Wiwynn Corp總裁Sunlai Chang表示，需要上下游整個(gè)產(chǎn)業(yè)鏈共同努力，以更有效的方式改善散熱。Wiwynn 近年來(lái)一直在開(kāi)發(fā)浸沒(méi)式冷卻解決方案，因為芯片產(chǎn)生的熱量已無(wú)法再僅靠風(fēng)扇去除接近極限的液體冷卻技術(shù)。Chang 表示，將整個(gè)主板與電子元件冷卻液一起浸泡將是散熱的未來(lái)。

“目前用于半導體器件的封裝技術(shù)尚未針對浸入式冷卻進(jìn)行優(yōu)化設計，”Chang 表示，他渴望與封裝行業(yè)的合作伙伴合作開(kāi)發(fā)新的解決方案。

負責數據傳輸的I/O單元也是一個(gè)重要的熱源，計算性能的不斷提升和I/O帶寬的增加，降低I/O功耗將變得更具挑戰性，思科系統方面認為：“互聯(lián)網(wǎng)數據量的增長(cháng)是沒(méi)有限制的，對網(wǎng)通芯片的I/O帶寬要求也越來(lái)越高。但事實(shí)是，傳統的傳輸介質(zhì)無(wú)法再以可接受的功耗水平承載如此大量的數據。由硅光子學(xué)等共封裝光學(xué) (CPO) 技術(shù)支持的網(wǎng)通 ASIC 正在成為主流趨勢?！?/p>

CPO是一種典型的HI，它通過(guò)先進(jìn)的封裝技術(shù)將采用CMOS工藝的邏輯單元和采用特殊工藝制成的光電和光學(xué)元件集成在一起，使芯片開(kāi)發(fā)商不僅可以獲得更多的通信帶寬，還可以大幅降低數據傳輸中的功耗。

全球最大的半導體芯片合約制造商臺積電分享了其CoWoS技術(shù)的最新進(jìn)展。臺積電 APTS/NTM 總監 Shin-Puu Jeng 表示，公司多年前就開(kāi)始開(kāi)發(fā) CoWoS 先進(jìn)封裝技術(shù)以滿(mǎn)足 HPC 客戶(hù)的需求，如今提供了 CoWoS 產(chǎn)品系列。

Jeng 表示臺積電的 CoWoS 客戶(hù)有不同的要求。有些重視性能，而另一些則需要高密度電線(xiàn)或更高的成本效益。例如CoWoS，最初使用的是硅中介層，后來(lái)升級為CoWoS-R，用有機中介層代替了硅中介層，響應速度和能耗更好，低阻抗線(xiàn)。通過(guò)組裝去耦電容無(wú)源元件，芯片的集成度更上一層樓，使CoWoS-R成為大功率系統集成的完美選擇。

Applied Materials、Brewer Science、EVG、Lam Research 和 SPI 等主要半導體行業(yè)公司也出席了異構集成峰會(huì )，討論了用于 chiplet 集成、設備、材料及其解決方案的先進(jìn)封裝技術(shù)。

Hybrid bonding是去年展會(huì )的一個(gè)特別熱門(mén)的話(huà)題，幾乎所有先進(jìn)封裝廠(chǎng)商都利用該工藝盡可能地縮小片上互連和鍵合，以滿(mǎn)足先進(jìn)封裝對互連密度的極端要求。雖然現在可以在大規模生產(chǎn)中使用混合鍵合，但仍有許多技術(shù)問(wèn)題需要解決。

混合鍵合技術(shù)挑戰解決方案的開(kāi)發(fā)人員將從市場(chǎng)機遇中獲益匪淺。半導體制造各個(gè)階段（從設備和材料到測試和測量）