<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
"); //-->

博客專(zhuān)欄

EEPW首頁(yè) > 博客 > Chiplet重大研究計劃發(fā)布!最高資助300萬(wàn)元

Chiplet重大研究計劃發(fā)布!最高資助300萬(wàn)元

發(fā)布人:芯東西 時(shí)間:2023-08-08 來(lái)源:工程師 發(fā)布文章

圖片

聚焦芯粒(Chiplet)和2.5D/3D工藝,項目成果需在該重大研究計劃框架內開(kāi)源。作者 |  ZeR0
編輯 |  漠影
芯東西8月4日報道,7月31日,國家自然科學(xué)基金委員會(huì )發(fā)布集成芯片前沿技術(shù)科學(xué)基礎重大研究計劃2023年度項目指南。申請人及依托單位需按項目指南中所述的要求和注意事項進(jìn)行申請。

圖片

根據項目指南,2023年度資助計劃優(yōu)先資助能夠解決集成芯片領(lǐng)域關(guān)鍵技術(shù)難題,并具有應用前景的研究項目,要求項目成果在該重大研究計劃框架內開(kāi)源,擬資助培育項目10-20項,直接費用的平均資助強度約為80萬(wàn)元/項,資助期限為3年;擬資助重點(diǎn)支持項目7-10項,直接費用的平均資助強度約為300萬(wàn)元/項,資助期限為4年。集成芯片前沿技術(shù)科學(xué)基礎重大研究計劃2023年度項目指南》全文如下:“集成芯片前沿技術(shù)科學(xué)基礎”重大研究計劃面向國家高性能集成電路的重大戰略需求,聚焦集成芯片的重大基礎問(wèn)題,通過(guò)對集成芯片的數學(xué)基礎、信息科學(xué)關(guān)鍵技術(shù)和工藝集成物理理論等領(lǐng)域的攻關(guān),促進(jìn)我國芯片研究水平的提高,為發(fā)展芯片性能提升的新路徑提供基礎理論和技術(shù)支撐。
01.科學(xué)目標


本重大研究計劃面向集成芯片前沿技術(shù),聚焦在芯粒集成度(數量和種類(lèi))大幅提升帶來(lái)的全新問(wèn)題,擬通過(guò)集成電路科學(xué)與工程、計算機科學(xué)、數學(xué)、物理、化學(xué)和材料等學(xué)科深度交叉與融合,探索集成芯片分解、組合和集成的新原理,并從中發(fā)展出一條基于自主集成電路工藝提升芯片性能1-2個(gè)數量級的新技術(shù)路徑,培養一支有國際影響力的研究隊伍,提升我國在芯片領(lǐng)域的自主創(chuàng )新能力。
02.核心科學(xué)問(wèn)題


本重大研究計劃針對集成芯片在芯粒數量、種類(lèi)大幅提升后的分解、組合和集成難題,圍繞以下三個(gè)核心科學(xué)問(wèn)題展開(kāi)研究:(一)芯粒的數學(xué)描述和組合優(yōu)化理論。探尋集成芯片和芯粒的抽象數學(xué)描述方法,構建復雜功能的集成芯片到芯粒的映射、仿真及優(yōu)化理論。(二)大規模芯粒并行架構和設計自動(dòng)化。探索芯粒集成度大幅提升后的集成芯片設計方法學(xué),研究多芯互連體系結構和電路、布局布線(xiàn)方法等,支撐百芯粒/萬(wàn)核級規模集成芯片的設計。(三)芯粒尺度的多物理場(chǎng)耦合機制與界面理論。明晰三維結構下集成芯片中電-熱-力多物理場(chǎng)的相互耦合機制,構建芯粒尺度的多物理場(chǎng)、多界面耦合的快速、精確的仿真計算方法,支撐3D集成芯片的設計和制造。
03.2023年度資助的研究方向


(一)培育項目。基于上述科學(xué)問(wèn)題,以總體科學(xué)目標為牽引,2023年度擬圍繞以下研究方向優(yōu)先資助探索性強、具有原創(chuàng )性思路、提出新技術(shù)路徑的申請項目:1. 芯粒分解組合與可復用設計方法。研究集成芯片和芯粒的形式化描述,分解-組合理論及建模方法,研究計算/存儲/互連/功率/傳感/射頻等芯粒的可復用設計方法。2. 多芯粒并行處理與互連架構。研究面向2.5D/3D集成的高算力、可擴展架構,計算/存儲/通信等芯粒間的互連網(wǎng)絡(luò )及容錯機制,多芯異構的編譯工具鏈等。3. 集成芯片多場(chǎng)仿真與EDA。研究面向芯粒尺度的電-熱-力耦合多物理場(chǎng)計算方法與快速仿真工具,面向集成芯片的綜合/布局/布線(xiàn)自動(dòng)化設計工具,集成芯片的可測性設計等。4. 集成芯片電路設計技術(shù)。研究面向2.5D/3D集成的高速、高能效串行/并行、射頻、硅光接口電路,大功率集成芯片的電源管理電路與系統等。5. 集成芯片2.5D/3D工藝技術(shù)。研究大尺寸硅基板(Interposer)的制造技術(shù),高密度、高可靠的2.5D/3D集成工藝、材料等,萬(wàn)瓦級芯片的散熱方法,光電集成封裝工藝等。(二)重點(diǎn)支持項目。基于本重大研究計劃的核心科學(xué)問(wèn)題,以總體科學(xué)目標為牽引,2023年擬優(yōu)先資助前期研究成果積累較好、交叉性強、對總體科學(xué)目標有較大貢獻的申請項目:1.高性能集成芯片容錯互連架構。研究大規模2.5D/3D集成芯片的容錯互連架構,探索多芯粒集成下可重構互連拓撲和容錯路由機制?;ミB架構支持百芯粒/萬(wàn)核級規模下多種互連拓撲動(dòng)態(tài)重構,容錯機制能容忍核故障、芯粒故障、芯粒間互連故障等類(lèi)型。實(shí)現互連架構模擬器并開(kāi)源。2. 芯粒形式化描述與仿真器。研究不同功能芯粒的分解組合的形式化描述和語(yǔ)言,并構建基于上述描述的萬(wàn)核級集成芯片仿真器,可準確模擬計算、存儲、IO、通信、有源硅基板(Interposer)等不少于20種芯粒行為,支持10種以上端/邊/云應用場(chǎng)景的性能評估。實(shí)現形式化描述語(yǔ)言仿真器并開(kāi)源。3. 支持芯粒間緩存一致性的訪(fǎng)存機制。研究同構/異構多芯粒系統的緩存一致性機制,探索集成芯片的多級緩存架構、可擴展的存儲管理機制以及基于片上網(wǎng)絡(luò )的訪(fǎng)存優(yōu)化策略。構建芯粒間的緩存一致性訪(fǎng)存行為級模型,支持256核以上規模的CC-NUMA架構,典型延遲低于100ns,并開(kāi)源功能驗證模擬器。4. 面向萬(wàn)瓦級集成芯片的供電架構與電路。研究高功率密度集成供電架構和電路,探索面向萬(wàn)瓦級集成芯片的多級、低損耗供電架構?;谙冗M(jìn)封裝技術(shù),實(shí)現整體峰值效率大于85%,末級DC-DC芯片電流密度大于1.5A/mm2的高效率、大功率供電電路。5. 硅基光互連接口電路。研究硅基光互連接口,探索高帶寬硅光器件、CMOS工藝兼容的收發(fā)機電路、異質(zhì)集成封裝技術(shù),實(shí)現單路100Gbps以上速率、帶寬密度不低于100Gbps/mm2、能效優(yōu)于4pJ/bit的光互連接口芯片。6. 高能效的芯?;ミB并行接口電路。研究面向2.5D集成芯粒間互連的高能效、高密度并行互連接口電路。探索多速率、多協(xié)議兼容的收發(fā)機電路架構;寬調諧范圍的時(shí)鐘生成與恢復電路;低功耗均衡技術(shù);兼容NRZ/PAM調制模式的互連接口。實(shí)現單線(xiàn)最高速率>32Gb/s,最佳能效≤0.7pJ/bit,誤碼率≤1E-12的互連并行接口電路。7. 大規模芯?;ミB的布局布線(xiàn)算法。研究大規模芯?;ミB的快速自動(dòng)化布局布線(xiàn)算法,探索基于機器學(xué)習的信號完整性分析方法,信號完整性驅動(dòng)的芯粒布局與互連布線(xiàn)算法,帶約束條件的單/多目標的最優(yōu)化布局布線(xiàn)算法,實(shí)現支持百芯粒/十萬(wàn)互連線(xiàn)級規模、滿(mǎn)足單線(xiàn)速率大于16Gbps的信號完整性要求集成芯片布局布線(xiàn)EDA工具并開(kāi)源。8. 2.5D集成互連線(xiàn)的高效電磁場(chǎng)計算方法。研究集成芯片分層、高密度、寬頻帶互連線(xiàn)的高效電磁場(chǎng)建模方法,探索基于數值路徑變換算法的分層格林函數快速計算方法,網(wǎng)格剖分的自動(dòng)化與加速計算技術(shù),實(shí)現對5層以上金屬互連線(xiàn)工藝、邊緣布線(xiàn)密度不小于300 IO/mm、頻率范圍覆蓋0-16GHz的互連線(xiàn)簽核(Sign-off)級精度快速電磁場(chǎng)仿真器并開(kāi)源。9. 超高密度鍵合的基礎理論和界面跨尺度力學(xué)模型。研究堆疊界面的超高密度直接鍵合的基礎理論,探索多場(chǎng)耦合下界面的應力應變本構關(guān)系,建立芯粒-晶圓鍵合界面的跨尺度力學(xué)模型。實(shí)現導電接口陣列對準連通≥4×104個(gè)/mm2,支撐在180℃低溫退火工藝下實(shí)現機械強度大于1.5 J/m2的高可靠性鍵合。實(shí)現高密度鍵合力學(xué)仿真工具并開(kāi)源。10. 大尺寸硅基板(Interposer)工藝的翹曲模型與應力優(yōu)化。研究大尺寸硅基板制造技術(shù),構建晶圓級翹曲模型及應力優(yōu)化方法,探索高深寬比的TSV、高密度的深溝槽電容等制造工藝的應力效應機制,實(shí)現≥2400 mm2的大尺寸硅基板,并示范深溝槽、硅通孔等工藝流程后的12英寸晶圓翹曲值均不超過(guò)200μm。實(shí)現翹曲模型仿真工具并開(kāi)源。
04.項目遴選的基本原則


(一)緊密?chē)@核心科學(xué)問(wèn)題,注重需求及應用背景約束,鼓勵原創(chuàng )性、基礎性和交叉性的前沿探索。(二)優(yōu)先資助能夠解決集成芯片領(lǐng)域關(guān)鍵技術(shù)難題,并具有應用前景的研究項目,要求項目成果在該重大研究計劃框架內開(kāi)源。(三)重點(diǎn)支持項目應具有良好的研究基礎和前期積累,對總體科學(xué)目標有直接貢獻與支撐。
05.2023年度資助計劃


擬資助培育項目10-20項,直接費用的平均資助強度約為80萬(wàn)元/項,資助期限為3年,培育項目申請書(shū)中研究期限應填寫(xiě)“2024年1月1日-2026年12月31日”;擬資助重點(diǎn)支持項目7-10項,直接費用的平均資助強度約為300萬(wàn)元/項,資助期限為4年,重點(diǎn)支持項目申請書(shū)中研究期限應填寫(xiě)“2024年1月1日-2027年12月31日”。
06.申請要求及注意事項


(一)申請條件。本重大研究計劃項目申請人應當具備以下條件:1. 具有承擔基礎研究課題的經(jīng)歷;2. 具有高級專(zhuān)業(yè)技術(shù)職務(wù)(職稱(chēng))。在站博士后研究人員、正在攻讀研究生學(xué)位以及無(wú)工作單位或者所在單位不是依托單位的人員不得作為申請人進(jìn)行申請。(二)限項申請規定。執行《2023年度國家自然科學(xué)基金項目指南》“申請規定”中限項申請規定的相關(guān)要求。(三)申請注意事項。申請人和依托單位應當認真閱讀并執行本項目指南、《2023年度國家自然科學(xué)基金項目指南》和《關(guān)于2023年度國家自然科學(xué)基金項目申請與結題等有關(guān)事項的通告》中相關(guān)要求。1. 本重大研究計劃項目實(shí)行無(wú)紙化申請。申請書(shū)提交日期為2023年9月1日-2023年9月7日16時(shí)。(1)申請人應當按照科學(xué)基金網(wǎng)絡(luò )信息系統中重大研究計劃項目的填報說(shuō)明與撰寫(xiě)提綱要求在線(xiàn)填寫(xiě)和提交電子申請書(shū)及附件材料。(2)本重大研究計劃旨在緊密?chē)@核心科學(xué)問(wèn)題,對多學(xué)科相關(guān)研究進(jìn)行戰略性的方向引導和優(yōu)勢整合,成為一個(gè)項目集群。申請人應根據本重大研究計劃擬解決的具體科學(xué)問(wèn)題和項目指南公布的擬資助研究方向,自行擬定項目名稱(chēng)、科學(xué)目標、研究?jì)热?、技術(shù)路線(xiàn)和相應的研究經(jīng)費等。(3)申請書(shū)中的資助類(lèi)別選擇“重大研究計劃”,亞類(lèi)說(shuō)明選擇“培育項目”或“重點(diǎn)支持項目”,附注說(shuō)明選擇“集成芯片前沿技術(shù)科學(xué)基礎”,受理代碼選擇T02,并根據申請項目的具體研究?jì)热葸x擇不超過(guò)5個(gè)申請代碼。培育項目和重點(diǎn)支持項目的合作研究單位均不得超過(guò)2個(gè)。(4)申請人在申請書(shū)“立項依據與研究?jì)热荨辈糠郑?span style="margin: 0px; padding: 0px; outline: 0px; max-width: 100%; box-sizing: border-box !important; overflow-wrap: break-word !important; color: rgb(15, 89, 164);">應當首先說(shuō)明申請符合本項目指南中的具體資助研究方向(寫(xiě)明指南中的研究方向序號和相應內容),以及對解決本重大研究計劃核心科學(xué)問(wèn)題、實(shí)現本重大研究計劃科學(xué)目標的貢獻。
如果申請人已經(jīng)承擔與本重大研究計劃相關(guān)的其他科技計劃項目,應當在申請書(shū)正文的“研究基礎與工作條件”部分論述申請項目與其他相關(guān)項目的區別與聯(lián)系。2. 依托單位應當按照要求完成依托單位承諾、組織申請以及審核申請材料等工作。在2023年9月7日16時(shí)前通過(guò)信息系統逐項確認提交本單位電子申請書(shū)及附件材料,并于9月8日16時(shí)前在線(xiàn)提交本單位項目申請清單。3. 其他注意事項。(1)為實(shí)現重大研究計劃總體科學(xué)目標和多學(xué)科集成,獲得資助的項目負責人應當承諾遵守相關(guān)數據和資料管理與共享的規定,項目執行過(guò)程中應關(guān)注與本重大研究計劃其他項目之間的相互支撐關(guān)系。(2)為加強項目的學(xué)術(shù)交流,促進(jìn)項目群的形成和多學(xué)科交叉與集成,本重大研究計劃將每年舉辦1次資助項目的年度學(xué)術(shù)交流會(huì ),并將不定期地組織相關(guān)領(lǐng)域的學(xué)術(shù)研討會(huì )。獲資助項目負責人有義務(wù)參加本重大研究計劃指導專(zhuān)家組和管理工作組所組織的上述學(xué)術(shù)交流活動(dòng)。(四)咨詢(xún)方式。國家自然科學(xué)基金委員會(huì )交叉科學(xué)部二處聯(lián)系電話(huà):010-62329489


*博客內容為網(wǎng)友個(gè)人發(fā)布,僅代表博主個(gè)人觀(guān)點(diǎn),如有侵權請聯(lián)系工作人員刪除。



關(guān)鍵詞: Chiplet

相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>