Niosll和USB接口的高速數據采集卡設計, 引 言 隨著(zhù)現代工業(yè)生產(chǎn)和科學(xué)研究對數據采集的要求日益提高,在瞬態(tài)信號測量、圖像信號處理等一些高速、高精度的測量中,都迫切需要進(jìn)行高速數據采集(如雷達信號分析、超音波信號分析);而進(jìn)行數字處理的先決條
關(guān)鍵字:
數據采集 設計 高速 接口 USB Niosll
基于CPLD和嵌入式系統的高速數據采集系統的設計與實(shí)現,介紹一種基于CPLD和嵌入式系統的高速數據采集系統,并詳細闡述了系統的結構和軟硬件的實(shí)現方案。 關(guān)鍵詞:高速數據采集;CPLD;嵌入式系統Design and Implementation of Highspeed Data Sampling System Ba s
關(guān)鍵字:
系統 設計 實(shí)現 數據采集 高速 嵌入式 基于 CPLD
Mobile Shrink DataLink(以下簡(jiǎn)稱(chēng)MSDL)差分串行接口解決方案能夠大大節省日益復雜的折疊式手機翻蓋連接處的線(xiàn)路數量。由于液晶面板不斷邁向高精細化,手機圖像數據傳輸需要增加更多的線(xiàn)路,而且高速數據傳輸還將產(chǎn)生
關(guān)鍵字:
串行 接口 方案 差分 數據傳輸 手機 高速 圖像 滿(mǎn)足
目前有很多工程師在開(kāi)發(fā)高速數字電路板,其中設計熱插拔電路以提高電路板功效是一件非常有挑戰性的工作。本文將介紹熱插拔設計基礎,并著(zhù)重說(shuō)明不同類(lèi)型熱插拔控制器的利弊,然后詳細講述熱插拔三個(gè)關(guān)鍵部件的選擇過(guò)
關(guān)鍵字:
數字 通信 系統 電路設計 高速 用于 選擇 合適 元件 如何
ARM設計的高速數據采集遠程監控系統技術(shù),摘要:簡(jiǎn)要介紹了TCP/IP協(xié)議,給出了基于A(yíng)RM嵌入式高速數據采集裝置的遠程監控系統的實(shí)現方案。系統以下位機作為客戶(hù)端,在A(yíng)~f91RM9200和嵌入式Linux搭建的軟硬件平臺上運行;將上位機作為服務(wù)器端,用VB6.0開(kāi)發(fā)監
關(guān)鍵字:
監控系統 技術(shù) 遠程 數據采集 設計 高速 ARM
隨著(zhù)系統設計復雜性和集成度的大規模提高,電子系統設計師們正在從事100MHZ以上的電路設計,總線(xiàn)的工作頻率也已經(jīng)達到或者超過(guò)50MHZ,有一大部分甚至超過(guò)100MHZ。目前約80% 的設計的時(shí)鐘頻率超過(guò)50MHz,將近50% 以上
關(guān)鍵字:
完整性 問(wèn)題 分析 信號 效應 電路 傳輸 高速
基于FPGA的高速卷積的硬件設計實(shí)現, 在數字信號處理領(lǐng)域,離散時(shí)間系統的輸出響應,可以直接由輸入信號與系統單位沖激響應的離散卷積得到。離散卷積在電子通信領(lǐng)域應用廣泛,是工程應用的基礎。如果直接在時(shí)域進(jìn)行卷積,卷積過(guò)程中所必須的大量乘法和
關(guān)鍵字:
設計 實(shí)現 硬件 高速 FPGA 基于
知識豐富的高速PCB設計者們可以容易地察覺(jué)形成連續地的難度,并且想象某處該有地,盡管想象中的地根本就不存在。在PCB上,導線(xiàn)和/或印刷線(xiàn)(runs)看上去好像是完好的地,可是在高速或高頻電路里卻成為電感或捉摸不定
關(guān)鍵字:
研究 接地 電路 高速
通過(guò)采用間隙技術(shù)(gap technology),特別是采用空氣作為間隙,已經(jīng)在低電容抑制器、更低漏電流、更低鉗位電壓等方面實(shí)現了可觀(guān)的性能提升??傊?,在重復多次或持續的ESD事件后,聚合物間隙抑制器會(huì )降級,而空氣間隙器件仍將保持非常低的電容、漏電流和觸發(fā)電壓,即使在1s事件間隔內經(jīng)過(guò)1000次ESD事件,也能保持良好的性能。
關(guān)鍵字:
技術(shù) 簡(jiǎn)介 抑制 ESD 數據 應用 高速
高速DSP系統的電路板級電磁兼容性設計, 隨著(zhù)高速DSP技術(shù)的廣泛應用,相應的高速DSP的PCB設計就顯得十分重要。由于DSP是一個(gè)相當復雜、種類(lèi)繁多并有許多分系統的數、?;旌舷到y,所以來(lái)自外部的電磁輻射以及內部元器件之間、分系統之間和各傳輸通道間的串
關(guān)鍵字:
電磁兼容 設計 電路板 系統 DSP 高速
高速并行RS解碼器, 1 引言 Reed-Solomon(簡(jiǎn)稱(chēng)RS)碼是差錯控制領(lǐng)域中一類(lèi)重要的線(xiàn)性分組碼,具有較強的糾正突發(fā)錯誤和隨機錯誤的能力,廣泛應用于各種差錯控制領(lǐng)域。RS解碼器可在FPGA或ASIC上實(shí)現IP核。但目前國內RS編碼速度約為
關(guān)鍵字:
解碼器 RS 并行 高速
基于DAC芯片AD9248和CY7C09449的PCI高速數據采集方案, 0 引言 數據采集向高精度和高速度兩個(gè)方向發(fā)展。高精度數據采集依賴(lài)于A(yíng)/D器件的精度,高速度數據采集不僅依賴(lài)于A(yíng)/D器件的速度還依賴(lài)于數據采集系統的設計。高速數據采集按是否可連續采集而可以分為兩類(lèi)。第一
關(guān)鍵字:
高速 數據采集 方案 PCI CY7C09449 DAC 芯片 AD9248 基于
引言 在某型雷達信號處理系統中,要求由上位機(普通PC)實(shí)時(shí)監控雷達系統狀態(tài)并采集信號處理機的關(guān)鍵變量,這就要求在處理機與上位機之間建立實(shí)時(shí)可靠的連接。同時(shí),上位機也能對信號處理板進(jìn)行控制,完成諸如
關(guān)鍵字:
技術(shù) 傳輸 方案 總線(xiàn) 串行 LVDS 高速 采用
嵌入式高速多通道大緩存AD采集板卡方案,高速多通道實(shí)時(shí)數據采集系統的方案在工業(yè)監控、環(huán)境監測等方面的應用非常廣泛。隨著(zhù)科學(xué)技術(shù)的發(fā)展,數據采集技術(shù)正向著(zhù)高精度、高速度、穩定可靠、集成化及實(shí)時(shí)系統的方向發(fā)展。并且通過(guò)搭載了最新的FPGA,使得產(chǎn)品
關(guān)鍵字:
板卡 方案 采集 AD 高速 通道 嵌入式
在投影技術(shù)主要采用CRT屏幕的年代,視頻數據大多被編碼為模擬信號,并且在阻抗受到控制的環(huán)境中可達到絕佳的傳輸效果。但模擬顯示器并不適用于便攜式電子產(chǎn)品。直到液晶顯示器的問(wèn)世,便攜設備才真正能顯示視頻,視頻接口從此便完全數字化。對屏幕分辨率要求較低的小屏幕而言,CPU接口是最常見(jiàn)的解決方案。這只是一種從視頻來(lái)源到顯示器的平行數據總線(xiàn),驅動(dòng)的方式與內存總線(xiàn)相同。顯示器內部的區域單元格緩沖器(local frame buffer)可支持速度相當慢的微處理器。
關(guān)鍵字:
設計 挑戰 總線(xiàn) 高速 便攜式 視頻 收發(fā)器
高速介紹
您好,目前還沒(méi)有人創(chuàng )建詞條高速!
歡迎您創(chuàng )建該詞條,闡述對高速的理解,并與今后在此搜索高速的朋友們分享。
創(chuàng )建詞條