不按INTEL的“3W-2S”規則設計，出問(wèn)題的概率有多大？

高速先生成員--黃剛

在行業(yè)內，要是問(wèn)PCB工程師的大多數設計規則是參考哪些公司的設計指導的話(huà)，高速先生相信intel的設計指導書(shū)一定會(huì )榜上有名！事實(shí)上，從高速先生看到的業(yè)界主流芯片或平臺的設計指導書(shū)中，intel的design guide，也簡(jiǎn)稱(chēng)PDG一定是各位PCB工程師們的“童年噩夢(mèng)”，那長(cháng)達上千頁(yè)的內容，而且都還是全英文的，大家掌握起來(lái)的難度不可謂不大。

不過(guò)有一說(shuō)一，雖然很難讀，但是它的設計指導參考意義還是非常大的，里面記載著(zhù)很多PCB工程師使用的設計技巧和方法，使得工程師們在不用具備仿真能力的情況下也能把設計做得很好。當然，正因為這樣，行業(yè)內就慢慢有了一定要遵守intel設計規則的傳說(shuō)了！

在其中上千頁(yè)內容當中，這一條設計規則相信大家也倒背如流了，那就是俗稱(chēng)的差分線(xiàn)對內等長(cháng)下的“3W-2S規則”。

是什么意思呢？它說(shuō)的是在高速差分線(xiàn)對內去做等長(cháng)設計時(shí)，短的那根線(xiàn)進(jìn)行繞線(xiàn)補償時(shí)補償的高度和寬度的約束，3W只是兩個(gè)繞包的距離為3倍的線(xiàn)寬W，2S是指繞包最遠的位置與另外一根線(xiàn)距離不大于2倍的差分線(xiàn)對內間距S。這樣說(shuō)大家應該就很清楚了吧？

當然本來(lái)Chris這周打算歇息下，不更新文章了，畢竟也想著(zhù)讓大家好好消化之前的文章，重質(zhì)量不重數量嘛（額，其實(shí)主要是項目比較忙）。但是上海分部的設計達人強哥一條微信懟過(guò)來(lái)給Chris，內容大概就這個(gè)樣子的。

這個(gè)是上海的一個(gè)我們比較重要的客戶(hù)的疑問(wèn)，Chris在略微思考下，雖然心理已經(jīng)有了大概的答案，但是的確也是沒(méi)有具體仿真的證明，于是Chris靈機一動(dòng)，就回復到。。。

嗯，對！就是這個(gè)緣由，所以大家今天就能看到這篇文章了。說(shuō)干就干，于是強哥根據它之前設計的習慣，大概做了幾組case來(lái)讓Chris仿真對比，如下所示：

當然不補償的設計是作為讓大家直觀(guān)感受下差距，另外在intel的規則“3W-2S”的旁邊還做了兩種不同的對比case，分別是“2W-2S”和“4W-2S”，Chris想仿真驗證下不按intel要求的“3W-2S”設計的話(huà)，其他兩種case的性能差距有多大！

唰的一聲，仿真的結果就出來(lái)了。那按照慣例還是先看無(wú)源再看有源哈，從無(wú)源的插損指標來(lái)看，我們能發(fā)現兩個(gè)點(diǎn)：

1，不補償的設計真差的很多（這還用說(shuō)嘛?。?；

2，“2W-2S”、“3W-2S”和“4W-2S”的插損表現，額，不知道你們能不能分出來(lái)明顯差距，反正Chris感覺(jué)分不出來(lái)哈！如果硬要放大看的話(huà)，的確是能看到“3W-2S”在15GHz以前（對應差不多25Gbps速率的信號吧）的波動(dòng)相對小一點(diǎn)。

當然Chris會(huì )讓大家看到為什么不同“W”之間對插損的波動(dòng)程度略有區別，我們來(lái)看看幾個(gè)case的TDR阻抗的對比圖，從阻抗對比可以看到，不同的“W”會(huì )導致阻抗不等長(cháng)（繞線(xiàn)區域的阻抗會(huì )增加）的長(cháng)度不同，所以能看到波動(dòng)的程度不一樣。

看到這個(gè)TDR阻抗圖，很多人就會(huì )問(wèn)了，那不是“2W-2S”的阻抗波動(dòng)長(cháng)度越短嗎，那為什么不應該是它的效果最好，為什么intel要推“3W-2S”呢？

這個(gè)問(wèn)題問(wèn)得好！這其實(shí)跟我們?yōu)槭裁床贿x不補償的這個(gè)case是同一個(gè)道理，我們從幾個(gè)case的模態(tài)轉換結果來(lái)看，從模態(tài)結果來(lái)看你們就會(huì )發(fā)現一個(gè)問(wèn)題：當然不補償的模態(tài)肯定很差了，但是從“2W”到“4W”的對比中，你們會(huì )驚訝的發(fā)現，最好的反而是“4W”。這就說(shuō)明了兩個(gè)繞包的距離比較近的時(shí)候，這跟走線(xiàn)本身也會(huì )耦合，導致時(shí)序的微微變化，距離越遠，耦合度越差，這樣時(shí)序反而相對較好。

從TDR阻抗和模態(tài)兩個(gè)相矛盾的無(wú)源維度來(lái)分析，可能intel推薦的“3W-2S”就在兩者中找到一個(gè)平衡吧！

OK，最后我們再來(lái)對比下大家更為熟悉的眼圖的結果。我們分別在這4個(gè)case的走線(xiàn)中去跑25Gbps速率的碼型，從眼圖的結果也能看到這一點(diǎn)。不補償眼圖明顯差很多這個(gè)不用懷疑，三種不同“W”之間的差異其實(shí)都不大，哪怕是“3W-2S”的結果是最好的，但是和其他兩種“W”的差異也很小很小。

最后總結下哈，當然intel推薦的“3W-2S”原則首先的確在一定速率的高速信號設計中效果還是很好的，但是Chris想說(shuō)的話(huà)，也沒(méi)必要把它神化到一個(gè)非常非常非常高的高度哈，在不同的設計場(chǎng)景中，例如板子的密度不同，沒(méi)法嚴格的遵守“3W-2S”的情況下，稍微變點(diǎn)“W”的大小或者是“S”的大小也不是一定會(huì )很影響信號質(zhì)量，很多情況下，他們的差異都比intel粉絲們的想象中要??！最后，希望讓Chris寫(xiě)這篇文章的客戶(hù)包括其他也有同樣疑問(wèn)的朋友們都能順利刷到這篇文章吧！

問(wèn)題：大家設計中一般都遵守怎么樣的設計規則去做差分對內等長(cháng)呢，具體談?wù)勀銈兊脑O計方法？