EEPW首頁(yè) >>
主題列表 >>
并行
并行 文章 進(jìn)入并行技術(shù)社區
從并行到串行再返回：對SerDes的理解
- 串行化/去串行化電路，統稱(chēng)為SerDes，為數字通信系統提供了重要的好處，尤其是當需要高數據速率時(shí)。在我工程生涯的早期，我認為并行通信通常比串行通信更可取。我很欣賞同時(shí)移動(dòng)所有8個(gè)（或16個(gè)，或32個(gè)…）數據位的簡(jiǎn)單性和效率，使用一兩個(gè)控制信號進(jìn)行握手，而不需要復雜的同步方案。然而，不久之后，主流的數字通信協(xié)議——UART、SPI、I2C等——使用串行接口就變得很明顯了，我還注意到，用于專(zhuān)業(yè)應用的高級協(xié)議有利于串行傳輸。盡管微控制器和中央處理器（CPU）的內部存儲、檢索和處理操作需要并行數據，這意味著(zhù)串行
- 關(guān)鍵字： SerDes，并行，串行，PCB
FPGA研發(fā)之道(9)架構設計漫談(四)并行與復用
- FPGA其在眾多器件中能夠被工程師青睞的一個(gè)很重要的原因就是其強悍的處理能力。那如何能夠做到高速的數據處理，數據的并行處理則是其中一個(gè)很重要的方式。 數據的并行處理，從結構上非常簡(jiǎn)單，但是設計上卻是相當復雜，對于現有的FPGA來(lái)說(shuō)，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達到更高的處理能力則是FPGA工程師面臨的挑戰。常用并行計算結構如下圖所示： ? 上圖中：前端處理單元負責將進(jìn)入數據信息，分配到多個(gè)計算單元中，圖中為3個(gè)計算單元(幾個(gè)根據所需的性能計算得
- 關(guān)鍵字： FPGA 架構設計 并行
并行介紹
您好，目前還沒(méi)有人創(chuàng )建詞條并行!
歡迎您創(chuàng )建該詞條，闡述對并行的理解，并與今后在此搜索并行的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對并行的理解，并與今后在此搜索并行的朋友們分享。 創(chuàng )建詞條
并行相關(guān)帖子
并行資料下載
并行視頻
相關(guān)主題
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473