<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> 高速

高速串行總線(xiàn)技術(shù)發(fā)展與應用分析

  • 雖然在嵌入式系統中有許多連接元件的方法，但最主要的還是以太網(wǎng)、PCI Express和RapidIO這三種高速串行標準。所有這三種標準都使用相似的串行解串器(SerDes)技術(shù)，它們提供的吞吐量和時(shí)延性能都要超過(guò)寬的并行總線(xiàn)
  • 關(guān)鍵字： 應用  分析  發(fā)展  技術(shù)  串行  總線(xiàn)  高速  RapidIO  

基于TMS320C6455的高速SRIO接口設計

  • 基于TMS320C6455的高速SRIO接口設計,引 言 數字信號處理技術(shù)已廣泛應用于通信、雷達、聲納、遙感、圖形圖像處理和語(yǔ)音處理等領(lǐng)域。隨著(zhù)現代科技的發(fā)展，尤其是半導體工藝的進(jìn)入深亞微米時(shí)代，新的功能強勁的高性能數字信號處理器(DSP)也相繼推出
  • 關(guān)鍵字： 接口  設計  SRIO  高速  TMS320C6455  基于  

解讀高速數字電路中電子隔離應用技巧

  • 概要 本應用報告概述了高速數字電路中電子隔離的必要性、實(shí)施以及特性，討論了在一個(gè)隔離層上進(jìn)行光、磁(電感)和電氣(電容)信號傳輸的優(yōu)點(diǎn)和缺點(diǎn)，并對ISO72x系列數字隔離器中使用的電容耦合技術(shù)作了特別的重
  • 關(guān)鍵字： 隔離  應用技巧  電子  電路  高速  數字  解讀  耦合  LED  

基于FPGA的高速定點(diǎn)FFT算法的設計方案

  • 基于FPGA的高速定點(diǎn)FFT算法的設計方案,引 言
    快速傅里葉變換(FFT)作為計算和分析工具，在眾多學(xué)科領(lǐng)域(如信號處理、圖像處理、生物信息學(xué)、計算物理、應用數學(xué)等)有著(zhù)廣泛的應用。在高速數字信號處理領(lǐng)域，如雷達信號處理，FFT的處理速度往往是整個(gè)系
  • 關(guān)鍵字： 算法  設計  方案  FFT  定點(diǎn)  FPGA  高速  基于  

基于CPCI總線(xiàn)多DSP系統的高速主機接口設計

  • 基于CPCI總線(xiàn)多DSP系統的高速主機接口設計,在現代通信、雷達和聲納系統中，隨著(zhù)實(shí)時(shí)處理要求的不斷提高，對數字信號處理系統也提出了更高的要求。板載多片高性能的DSP芯片，配合大容量的SDRAM，可以很好地滿(mǎn)足上述要求，并且已經(jīng)成為了數字信號處理系統發(fā)展的
  • 關(guān)鍵字： 主機  接口  設計  高速  系統  CPCI  總線(xiàn)  DSP  基于  

C64x+ DSP高速緩存一致性分析與維護

  • 高速緩存(CACHE)作為內核和低速存儲器之間的橋梁，基于代碼和數據的時(shí)間和空間相關(guān)性，以塊為單位由硬件控制器自動(dòng)加載內核所需要的代碼和數據。如果所有程序和數據的存取都由內核完成，基于CACHE的運行機制，內核始終能夠得到存儲器中最新的數據。但是當有其它可以更改存儲器內容的部件存在時(shí)，例如不需要內核干預的直接數據存?。―MA）引擎，就可能出現由于CACHE的存在而導致內核或者DMA不能夠得到最新數據的現象，也就是CACHE一致性的問(wèn)題。
  • 關(guān)鍵字： 維護  一致性分析  高速  DSP  C64x  

MAX4144, MAX4145, MAX4146,高速、低失真、差分線(xiàn)接收器

  • 概述 The MAX4144/MAX4145/MAX4146 differential line receivers offer unparalleled high-speed, low-distortion performance. Using a three op-amp instrumentation amplifier architecture, these ICs have full
  • 關(guān)鍵字： 分線(xiàn)  接收器  失真  高速  MAX4145  MAX4146  MAX4144  

基于增強并行口EPP的便攜式高速數據采集系統

  • 基于增強并行口EPP的便攜式高速數據采集系統,針對基于ＥＰＰ協(xié)議的并行端口設備開(kāi)發(fā)的特點(diǎn)與趨勢，開(kāi)發(fā)了由Ａ／Ｄ轉換器ＡＤ１６７１和ＦＩＦＯ存儲器ＩＤ７２０２構成的１．２５ＭＨｚ、１２Ｂｉｔ的高速數據采集系統，并通過(guò)ＩＤＴ７２０２與ＥＰＰ的接口電路
  • 關(guān)鍵字： 高速  數據采集  系統  便攜式  EPP  增強  并行  基于  

串行及并行A/D轉換器在高速數據采集中的采樣差別性分析

  • 摘要：串行和并行接口模式是A/D轉換器諸多分類(lèi)中的一種，但卻是應用中器件選擇的一個(gè)重要指標。在同樣的轉換分辨率及轉換速度的前提下，不同的接口方式不但影響了電路結構，更重要的是將在高速數據采集的過(guò)程中對采樣
  • 關(guān)鍵字： 集中  采樣  差別性  分析  數據  高速  并行  A/D  轉換器  串行  

異步FIFO和PLL在高速雷達數據采集系統中的應用

  • 異步FIFO和PLL在高速雷達數據采集系統中的應用,將異步FIFO和鎖相環(huán)應用到高速雷達數據采集系統中用來(lái)緩存A／D轉換的高速采樣數據，解決嵌入式實(shí)時(shí)數據采集系統中，高速采集數據量大，而處理器處理速度有限的矛盾，提高系統的可靠性。根據FPGA內部資源的特點(diǎn)，將FIFO和鎖相環(huán)設計在一塊芯片上。因為未使用外掛FIFO和PLL器件，使得板卡設計結構簡(jiǎn)單，并減少硬件板卡的干擾。由于鎖相環(huán)的使用，使得整個(gè)采集系統時(shí)鐘管理方便。異步FIFO構成的高速緩存具有一定通用性，方便系統進(jìn)行升級維護。
  • 關(guān)鍵字： 數據采集  系統  應用  雷達  高速  FIFO  PLL  異步  

基于Simulink的高速跳頻通信系統抗干擾性能分析

  • 0 引 言
    跳頻通信以其強抗干擾能力和高安全性在軍事通信領(lǐng)域得到了越來(lái)越廣泛的應用。隨著(zhù)C4ISR系統要求的不斷提高，跳頻通信系統正向著(zhù)跳速不斷提高，跳頻帶寬越來(lái)越大，跳頻圖案越來(lái)越復雜的方向發(fā)展。目前
  • 關(guān)鍵字： 抗干擾性  分析  系統  通信  Simulink  高速  基于  

基于TMS320C6713和MAX1420的高速數據采集系統設計

  • 基于TMS320C6713和MAX1420的高速數據采集系統設計,1 引言
    數據采集系統是通信與信息技術(shù)領(lǐng)域中重要的功能模塊，應用廣泛。而傳統的數據采集系統大多以單片機或中規模數字電路為核心，其模數轉換器(A／D轉換器)采樣速率較低。顯然傳統數據采集系統不能完全滿(mǎn)足高
  • 關(guān)鍵字： 系統  設計  數據采集  高速  TMS320C6713  MAX1420  基于  數據采集  TMS320C6713  MAX1420  USB通信接口  DSP  

傳感器在高速鐵路中的應用研究

  • 控制精度是保證高速鐵路列車(chē)正點(diǎn)到達和安全運行的核心。以傳感器為核心元件的設計方式是目前高速鐵路的測速和定位技術(shù)的主流。傳感器在高速鐵路的測速和定位技術(shù)中主要有3種類(lèi)型：脈沖轉速傳感器、慣性加速度傳感器、獨立定位傳感器。研究傳感器具體應用情況和工作原理。結果表明，傳感器測速定位方法簡(jiǎn)單，經(jīng)濟實(shí)用，誤差小，適于在高速鐵路中普遍應用。
  • 關(guān)鍵字： 研究  應用  鐵路  高速  傳感器  

基于FPDP的高速數據傳輸系統設計

  • 基于FPDP的高速數據傳輸系統設計, 隨著(zhù)電子技術(shù)的高速發(fā)展，越來(lái)越多的信號處理系統，需要高速的數據采集和大吞吐量的數據傳輸，來(lái)實(shí)現數據的高速實(shí)時(shí)處理能力。在雷達系統中，原始數據中包含豐富的信息，及時(shí)獲得原始數據并進(jìn)行實(shí)時(shí)分析就顯得
  • 關(guān)鍵字： 傳輸系統  設計  數據  高速  FPDP  基于  DSP  

基于PCI總線(xiàn)的雷達視頻高速數據采集接口設計

  • 采用Altera公司的FPGA及其PCI接口芯片PCI9054實(shí)現了現代雷達視頻的高速數據采集接口。在介紹PCI9054接口控制器的基礎上給出一種通用的高速數據采集接口設計，并提出一種新的包括PCI9054存儲器映射傳輸操作的設計。經(jīng)測試證明，該接口的數據采集速率能穩定地達到200 Mb／s。
  • 關(guān)鍵字： 數據采集  接口  設計  高速  視頻  PCI  總線(xiàn)  雷達  基于  
共307條 16/21 |‹ « 12 13 14 15 16 17 18 19 20 21 »

高速介紹

您好，目前還沒(méi)有人創(chuàng )建詞條高速!
歡迎您創(chuàng )建該詞條，闡述對高速的理解，并與今后在此搜索高速的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>