高速異步FIFO的設計與實(shí)現,引言 現代集成電路芯片中,隨著(zhù)設計規模的不斷擴大.一個(gè)系統中往往含有數個(gè)時(shí)鐘。多時(shí)鐘帶來(lái)的一個(gè)問(wèn)題就是,如何設計異步時(shí)鐘之間的接口電路。異步FIFO(First In First Out)是解決這個(gè)問(wèn)題的一種簡(jiǎn)便、快捷的解
關(guān)鍵字:
實(shí)現 設計 FIFO 異步 高速
摘要:高性能ADC采集系統前端電路的設計及ADC本身固有的特點(diǎn)對系統性能的影響至關(guān)重要,優(yōu)化高速采樣系統設計取決于很多因素,包括應用性質(zhì)、系統組成和ADC的結構,本文主要介紹了使用放大器或變壓器作為ADC前端電路
關(guān)鍵字:
考慮 分析 電路設計 系統 ADC 采集 高速
USB 2.0高速端口的ESD保護設計方案,通用串行總線(xiàn)(USB)高速數據應用也十分普遍,用戶(hù)在熱插撥任何USB外設時(shí)可能會(huì )導致ESD事件。此外,在離導電表面幾英寸的地方也可能發(fā)生空氣放電,可能損壞USB接口及芯片。因此,設計人員必須為USB元件提供ESD保護。 業(yè)
關(guān)鍵字:
設計 方案 保護 ESD 2.0 高速 USB
基于DSP的高速列車(chē)測振儀,0 引 言 列車(chē)的振動(dòng)性能,包括舒適性、平穩性的檢測與*價(jià)是新型列車(chē)研究、檢驗過(guò)程中的一項重要工作。隨著(zhù)我國鐵路新型高速列車(chē)研究、研制及實(shí)驗運行工作的大面積展開(kāi),十分需要一種方便、快捷的便攜式列車(chē)振動(dòng)測試
關(guān)鍵字:
列車(chē) 高速 DSP 基于
高速串行接口設計的高效時(shí)鐘解決方案,數字系統的設計師們面臨著(zhù)許多新的挑戰,例如使用采用了串行器/解串器(SERDES)技術(shù)的高速串行接口來(lái)取代傳統的并行總線(xiàn)架構?;赟ERDES的設計增加了帶寬,減少了信號數量,同時(shí)帶來(lái)了諸如減少布線(xiàn)沖突、降低開(kāi)關(guān)噪
關(guān)鍵字:
時(shí)鐘 解決方案 高效 設計 串行 接口 高速
高速DSP串行外設接口設計, 1 引言DSP(數字信號處理)的優(yōu)勢除了處理復雜的運算,特別適用于數字濾波、語(yǔ)音、視頻、圖象處理、通信以及高速實(shí)時(shí)測控系統中已成為現代信息處理技術(shù)的重要器件,極大地促進(jìn)了信號處理和測控各個(gè)領(lǐng)域的學(xué)術(shù)研究、產(chǎn)
關(guān)鍵字:
接口 設計 外設 串行 DSP 高速 DSP
SOC的高速數據流加密傳輸的方法實(shí)現,計算機技術(shù)的發(fā)展使移動(dòng)存儲設備代替紙張逐漸成為信息傳遞的主要方式,無(wú)紙化辦公也逐漸成為行業(yè)用戶(hù)的主要辦公方式。隨著(zhù)電子商務(wù)、數字管理以及移動(dòng)辦公等現代行業(yè)的迅猛發(fā)展,行業(yè)用戶(hù)(政府、企業(yè)、*、涉密機關(guān))對
關(guān)鍵字:
方法 實(shí)現 傳輸 加密 高速 數據流 SOC
ADSP-BF533在低耗高速實(shí)時(shí)系統中的應用,本文提出了一種基于單片機+ADSP BF533的雙核結構,適用于一些具有低功耗、高速實(shí)時(shí)處理特點(diǎn)的系統。利用這種雙核結構,可以兼顧高速實(shí)時(shí)數據處理和節約能源的要求,可在許多相關(guān)領(lǐng)域發(fā)揮無(wú)與倫比的作用。
關(guān)鍵字:
系統 應用 實(shí)時(shí) 高速 低耗 ADSP-BF533 數字信號
基于DSP的高速激光標記控制系統設計, 0 引言 振鏡掃描式激光標記技術(shù)就是通過(guò)控制兩片高速振鏡的偏轉角, 改變激光的傳播方向, 經(jīng)過(guò)F-Theata透鏡在工件表面的聚焦, 在工件表面作標記。與傳統的標記技術(shù)相比, 它具有適用面廣(對不同材料、形狀的加工表
關(guān)鍵字:
控制系統 設計 標記 激光 DSP 高速 基于
摘要: 采用高速USB接口連接計算機終端與UWB通信系統基帶模塊,設計并實(shí)現了USB接口電路,控制UWB通信系統基帶模塊與USB接口設備的數據傳輸,最終實(shí)現了終端電腦與UWB通信系統的數據傳輸。實(shí)際測試中,USB接口的速率約
關(guān)鍵字:
接口 設計 實(shí)現 USB 高速 通信 系統 IR-UWB
FPGA高速收發(fā)器設計原則,高速收發(fā)器(SERDES)的運用范圍十分廣泛, 包括通訊、計算機、工業(yè)和儲存,以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數據的系統。但普通高速收發(fā)器的并行總線(xiàn)設計已無(wú)法滿(mǎn)足現在的要求。將收發(fā)器整合在FPGA中,成為解決這一問(wèn)題的選擇辦法。
關(guān)鍵字:
原則 設計 收發(fā)器 高速 FPGA RapidIO
基于UCC27321高速MOSFET驅動(dòng)芯片的功能與應用,1 引言 隨著(zhù)電力電子技術(shù)的發(fā)展,各種新型的驅動(dòng)芯片層出不窮,為驅動(dòng)電路的設計提供了更多的選擇和設計思路,外圍電路大大減少,使得MOSFET的驅動(dòng)電路愈來(lái)愈簡(jiǎn)潔,.性能也獲得到了很大地提高。其中UCC27321
關(guān)鍵字:
芯片 功能 應用 驅動(dòng) MOSFET UCC27321 高速 基于
1.引言隨著(zhù)電子產(chǎn)品功能的日益復雜和性能的提高,印刷電路板的密度和其相關(guān)器件的頻率都不斷攀升,保持并提高系統的速度與性能成為設計者面前的一個(gè)重要課題。信號頻率變高,邊沿變陡,印刷電路板的尺寸變小,布線(xiàn)密
關(guān)鍵字:
最小化 及其 分析 PCB 高速 耦合
由于系統時(shí)鐘頻率和上升時(shí)間的增長(cháng),信號完整性設計變得越來(lái)越重要。不幸的是,絕大多數數字電路設計者并沒(méi)意識到信號完整性問(wèn)題的重要性,或者是直到設計的最后階段才初步認識到。 本篇介紹了高速數字硬件電路設
關(guān)鍵字:
分析 完整性 信號 電路設計 高速
低電壓差分信號(LVDS)非常適合時(shí)鐘分配、一點(diǎn)到多點(diǎn)之間的信號傳輸。本文描述了使用LVDS將高速信號分配到多個(gè)目的端的方法。 在一個(gè)數字系統中,當各個(gè)子系統需要相同的參考時(shí)鐘源協(xié)同工作時(shí),時(shí)鐘分配非常重要
關(guān)鍵字:
信號 傳輸 高速 LVDS 通過(guò) 差分 電壓
高速介紹
您好,目前還沒(méi)有人創(chuàng )建詞條高速!
歡迎您創(chuàng )建該詞條,闡述對高速的理解,并與今后在此搜索高速的朋友們分享。
創(chuàng )建詞條