高速電路接地研究

　知識豐富的高速PCB設計者們可以容易地察覺(jué)形成連續地的難度，并且想象某處該有地，盡管想象中的地根本就不存在。在PCB上，導線(xiàn)和/或印刷線(xiàn)(runs)看上去好像是完好的地，可是在高速或高頻電路里卻成為電感或捉摸不定的東西。“接地”是大部分最初接觸高速電路設計者們最集中的問(wèn)題。下面我們針對高速電路的接地設計做簡(jiǎn)單探討。

　　一、 印制電路板(ＰＣＢ)上的地線(xiàn)處理
　　系統中的每個(gè)ＰＣＢ應至少有一個(gè)地線(xiàn)層理論上一個(gè)雙面板應該將一面作為地層線(xiàn),而另一面作相互連接用,但在實(shí)際中,這是不可能的,因為地線(xiàn)層中的局部要用于信號和電源的交叉及過(guò)孔盡管如此,保留區域應盡可能大,至少為75%,同時(shí)應確保沒(méi)有被單獨隔離的地層區域板上ＩＣ的接地引腳應直接焊接到地線(xiàn)層以減少串行電感電源端與地端應安裝低電感陶瓷表面貼片式退耦電容如果采用引腳電容,其引腳必須小于1ｍｍ,同時(shí)也要求鐵氧體墊圈在多板卡系統中,減小接地阻抗的最好方法是利用另一塊ＰＣＢ作為底板(母板)以實(shí)現各板之間的聯(lián)接,因此要提供一個(gè)連續的地線(xiàn)層到母卡ＰＣＢ連接器中有30～40%的管腳分配給地線(xiàn),而且這些引腳應該連接到底板的母卡上底板上的地線(xiàn)層與機架地多點(diǎn)連接,以擴散接地電流的返回路徑地線(xiàn)與金屬機架之間良好的連接是至關(guān)重要的,要求自攻金屬螺釘或嚙形墊圈特別注意的是經(jīng)陽(yáng)極化處理的鋁材機架,由于其表面是絕緣的對于具有大量數字電路的高速系統,要求從物理上將敏感的模擬器件與有噪聲的數字器件分離,且信號走線(xiàn)盡可能短對于模擬、數字混合的ＰＣＢ板應有相互分離的地線(xiàn),且二者不能相義叉,以防止電容耦合對于底板也要求模擬地與數字地分離數字地、模擬地、電源地及系統地之間的最終連接應采用多總線(xiàn)帶或寬銅釘以減小電阻和感抗每板的模、數地之間應并接兩背靠背的肖特基二極管,以防板卡在插拔時(shí)在兩地之間形成直流壓差只要注意系統布局布線(xiàn),防止信號間的相互干擾就可以減小噪聲如果使用地線(xiàn)層,在大多數情況下能對靈敏信號的交叉起屏蔽作用另外,系統中連接器上的所有信號走線(xiàn)必須采用并行方式,以方便實(shí)現與地線(xiàn)引腳的分離,從而減小相互間的耦合;應盡量采用多地線(xiàn)引腳以減小信號板和底板之間的地阻抗,實(shí)現信號線(xiàn)的分離。

　　二、 　模擬數字混合器件的地線(xiàn)處理
　　象運算放大器、基準源等模擬器件應與模擬地之間退耦,而ＡＤ、ＤＡＣ以及混合ＩＣ也應看作模擬器件并與模擬件之間退耦此類(lèi)內部既有模擬電路又有數字電路的ＩＣ,由于數字電流的迅速改變將產(chǎn)生一電壓并無(wú)疑會(huì )通過(guò)分布電容耦合到模擬電路同時(shí)在ＩＣ的引腳之間不可避免地存在約0.2ＰＦ的分布電容,因此其模擬地與數字地通常保持分離以避免數字信號耦合到模擬電路然而,為防止進(jìn)一步耦合,ＡＧＮＤ與ＤＧＮＤ應在外部以最短距離連接到模擬地在ＧＮＤ連接處任何額外的阻抗都將引起數字噪聲,同理也將通過(guò)分布電容耦合到模擬電路ＩＣ的ＤＧＮＤ引腳告訴我們該引腳在內容連接到ＩＣ的數字地,而不是指該引腳必須連接到系統的數字地通過(guò)減小轉換器數字端口的扇出,可以保持轉換器在瞬變狀態(tài)邏輯轉換的相對獨立,也可以使任何進(jìn)入轉換器模擬端口的潛在耦合減少為隔離轉74換器數據總線(xiàn)上的噪聲,最好的辦法是在其數據端口放置一緩沖鎖存器緩沖鎖存器應與另一數字電路共地,并且耦合到ＰＣＢ板的數字地線(xiàn)上由于數字抗噪聲度約為數百或數千毫伏,因此數字地和模擬地之間的噪聲減小應主要針對轉換器的數字接口模擬電路與數字電路一般要求單獨供電轉換器的電源管腳應該與模擬地之間接退耦電容,邏輯電路的電源引腳應與數字地之間退耦如果數字供電電源相對沒(méi)有干擾,也可用來(lái)作模擬電路的供電電源,但這種應用應謹慎。

　　三、 　采樣時(shí)鐘電路的地線(xiàn)處理
　　采樣時(shí)鐘產(chǎn)生器電路也應考慮接地問(wèn)題,并且與模擬地之間的退耦電容要更大一些采樣時(shí)鐘的相位噪聲會(huì )降低系統的ＳＮＲ由于采樣時(shí)鐘的抖動(dòng)會(huì )調制輸入信號,增加噪聲并引起基準畸變,因此應采用低相位噪聲的晶振作為采樣時(shí)鐘采樣時(shí)鐘產(chǎn)生器應與數字電路隔離并退耦到模擬地理論上在具有分散地的系統中,采樣時(shí)鐘產(chǎn)生器應以模擬地作為參考,然而由于系統的各種制約,這種作法不總是能實(shí)現在許多情況下,采樣時(shí)鐘是通過(guò)對基于數字地的高頻系統時(shí)鐘分頻得到的,如果將基于數字地的時(shí)鐘信號傳遞到基于模擬地的ＡＤＣ,兩種地之間的噪聲將直接疊加到時(shí)鐘信號上并產(chǎn)生過(guò)大的抖動(dòng),這種抖動(dòng)將降低ＳＮＲ并產(chǎn)生不希望的諧波可以利用ＲＦ傳輸與差動(dòng)傳輸加以改善,差分接收和差分驅動(dòng)應采用發(fā)射極耦合邏輯電路(ＥＣＬ)以減小相位抖動(dòng)。

　　四、 結束語(yǔ)
　　除了接地規則外高速電路的設計人員還必須考慮電源的規則,以便得到最佳結果.必須對每根引入高速電路或者獲取數據電路的電源線(xiàn)在它的返回地線(xiàn)上認真地退耦，以防止噪聲進(jìn)入電路.電路板設計中應大方地使用0.01到0.1UF的陶瓷電容,把它們放在盡可能靠近要退耦的器件或者電路處.還有,至少給每個(gè)電源線(xiàn)加一個(gè)3到20uF高質(zhì)量的鉭電容,安放在盡可能靠近電源進(jìn)線(xiàn)的引線(xiàn)腳處,以防止可能的低頻大紋波傳出電路卡。