臺積電推展EDA、IP認證機制

　　臺積電將一統IP與EDA?臺積電針對65納米混訊與射頻制程推出設計套件，同時(shí)宣布未來(lái)IC設計客戶(hù)將采用由臺積電事先認證過(guò)的IP、EDA工具以提升投片成功率。在臺積電揮舞認證的大旗下，未來(lái)勢必使EDA廠(chǎng)商想跟臺積電密切合作都要先經(jīng)過(guò)認證關(guān)卡，也將促使IC設計客戶(hù)跟進(jìn)選用臺積電認可的IP與EDA工具，臺積電收編IP與EDA市場(chǎng)的用意明顯。

　　臺積電借著(zhù)技術(shù)論壇期間宣布，推出全球第一套65納米射頻與混訊設計套件，為了推出這款套件，臺積電與EDA廠(chǎng)商Cadence合作數年，在臺積電開(kāi)放創(chuàng )新平臺(OIP)上進(jìn)行合作研發(fā)。這款設計套件簡(jiǎn)單而言，鼓勵IC設計業(yè)者重復采用IP，降低IC設計仿真與晶圓制造之間的誤差，業(yè)者表示，臺積電推出65納米射頻與混訊設計套件可以說(shuō)把設計環(huán)境、參考設計條件基本上都齊備了，大大降低IC設計業(yè)者設計門(mén)坎，可以盡速進(jìn)入投片階段。

　　值得注意的是，這款設計套件第二季起將免費開(kāi)放給特定客戶(hù)，據了解聯(lián)電也積極與EDA業(yè)者設計類(lèi)似的套件，不過(guò)卻讓臺積電界由2009年第一場(chǎng)技術(shù)論壇的時(shí)機捷足先登率先對外宣布。

　　此外，臺積電也表示，未來(lái)客戶(hù)在完成設計(Sign-Off)流程若選擇事先經(jīng)過(guò)臺積電認證的IP與EDA工具、先進(jìn)制程設計方法，可以更快速進(jìn)入量產(chǎn)，并且保證第一次投片就擁有高成功率(First Silicon Success)。臺積電的做法除了是加快客戶(hù)的量產(chǎn)時(shí)程，也激起業(yè)界高度關(guān)注，尤其由臺積電來(lái)登高一呼制訂認證標準，未來(lái)IP與EDA等次產(chǎn)業(yè)供貨商勢必得通過(guò)與臺積電合作，才能為客戶(hù)所用，確保后段生產(chǎn)的效率與良率。

　　目前不同EDA業(yè)者都各自擁有自行定義設計的設計套件與環(huán)境，臺積電率先以認證方式頗具有一統江湖的企圖。不過(guò)目前眾多EDA業(yè)者已經(jīng)體認到可開(kāi)放式設計套件(interoperable PDK)的重要性，IC設計業(yè)者在不同設計套件中可進(jìn)行轉換互通，目前也已有EDA業(yè)者與晶圓代工廠(chǎng)開(kāi)始著(zhù)手進(jìn)行推展可開(kāi)放式設計套件，據傳臺積電也對此也抱持贊成的態(tài)度。不過(guò)在可開(kāi)放式設計套件尚未正式形成業(yè)界共識之前，臺積電透過(guò)認證機制似乎已經(jīng)有一統江湖用意。