<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

何謂FPGA

——
作者: 時(shí)間:2007-12-14 來(lái)源: 收藏
什么是FPGA

FPGA是英文Field Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、PLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 

FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊IOB(Input Output Block)和內部連線(xiàn)(Interconnect)三個(gè)部分。FPGA的基本特點(diǎn)主要有: 
1)采用FPGA設計ASIC電路,用戶(hù)不需要投片生產(chǎn),就能得到合用的芯片。 --2)FPGA可做其它全定制或半定制ASIC電路的中試樣片。 

3)FPGA內部有豐富的觸發(fā)器和I/O引腳。 

4)FPGA是ASIC電路中設計周期最短、開(kāi)發(fā)費用最低、風(fēng)險最小的器件之一。 

5) FPGA采用高速CHMOS工藝,功耗低,可以與CMOS、TTL電平兼容。 

可以說(shuō),FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 
目前FPGA的品種很多,有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。 
FPGA是由存放在片內RAM中的程序來(lái)設置其工作狀態(tài)的,因此,工作時(shí)需要對片內的RAM進(jìn)行編程。用戶(hù)可以根據不同的配置模式,采用不同的編程方式。 
加電時(shí),FPGA芯片將EPROM中數據讀入片內編程RAM中,配置完成后,FPGA進(jìn)入工作狀態(tài)。掉電后,FPGA恢復成白片,內部邏輯關(guān)系消失,因此,FPGA能夠反復使用。FPGA的編程無(wú)須專(zhuān)用的FPGA編程器,只須用通用的EPROM、PROM編程器即可。當需要修改FPGA功能時(shí),只需換一片EPROM即可。這樣,同一片FPGA,不同的編程數據,可以產(chǎn)生不同的電路功能。因此,FPGA的使用非常靈活。 
FPGA有多種配置模式:并行主模式為一片FPGA加一片EPROM的方式;主從模式可以支持一片PROM編程多片FPGA;串行模式可以采用串行PROM編程FPGA;外設模式可以將FPGA作為微處理器的外設,由微處理器對其編程。

FPGA的應用領(lǐng)域

如何實(shí)現快速的時(shí)序收斂、降低功耗和成本、優(yōu)化時(shí)鐘管理并降低FPGA與PCB并行設計的復雜性等問(wèn)題,一直是采用FPGA的系統設計工程師需要考慮的關(guān)鍵問(wèn)題。如今,隨著(zhù)FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向發(fā)展,系統設計工程師在從這些優(yōu)異性能獲益的同時(shí),不得不面對由于FPGA前所未有的性能和能力水平而帶來(lái)的新的設計挑戰。 

例如,領(lǐng)先FPGA廠(chǎng)商Xilinx最近推出的Virtex-5系列采用65nm工藝,可提供高達33萬(wàn)個(gè)邏輯單元、1,200個(gè)I/O和大量硬IP塊。超大容量和密度使復雜的布線(xiàn)變得更加不可預測,由此帶來(lái)更嚴重的時(shí)序收斂問(wèn)題。此外,針對不同應用而集成的更多數量的邏輯功能、DSP、嵌入式處理和接口模塊,也讓時(shí)鐘管理和電壓分配問(wèn)題變得更加困難。 

幸運地是,FPGA廠(chǎng)商、EDA工具供應商正在通力合作解決65nm FPGA獨特的設計挑戰。不久以前,Synplicity與Xilinx宣布成立超大容量時(shí)序收斂聯(lián)合工作小組,旨在最大程度幫助地系統設計工程師以更快、更高效的方式應用65nm FPGA器件。設計軟件供應商Magma推出的綜合工具Blast FPGA能幫助建立優(yōu)化的布局,加快時(shí)序的收斂。 


關(guān)鍵詞: 何謂FPGA 其他IC 制程

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>