臺積電試產(chǎn)2nm制程工藝，三星還追的上嗎？

據外媒報道，臺積電的2nm制程工藝將開(kāi)始在新竹科學(xué)園區的寶山晶圓廠(chǎng)風(fēng)險試產(chǎn)，生產(chǎn)設備已進(jìn)駐廠(chǎng)區并安裝完畢，相較市場(chǎng)普遍預期的四季度提前了一個(gè)季度。

芯片制程工藝的風(fēng)險試產(chǎn)是為了確保穩定的良品率，進(jìn)而實(shí)現大規模量產(chǎn)，風(fēng)險試產(chǎn)之后也還需要一段時(shí)間才會(huì )量產(chǎn)。在近幾個(gè)季度的財報分析師電話(huà)會(huì )議上，臺積電CEO魏哲家是多次提到在按計劃推進(jìn)2nm制程工藝在2025年大規模量產(chǎn)。

值得一提的是，臺積電在早在去年12月就首次向蘋(píng)果展示了其2nm芯片工藝技術(shù)，預計蘋(píng)果將包下首批的2nm全部產(chǎn)能。

臺積電2nm步入GAA時(shí)代

作為3nm制程工藝之后的全新制程工藝節點(diǎn)，臺積電的2nm制程工藝將采用全環(huán)繞柵極（GAA）架構。GAA是一種晶體管架構，采用FinFET設計并將其側向轉動(dòng)，使通道是水平的而不是垂直的；另外，與FinFET架構中的三面環(huán)繞通道不同，四面環(huán)繞柵極環(huán)繞通道，以便更好地控制晶體管開(kāi)關(guān)。GAA借鑒了許多用于制造FinFET的成熟工藝，然而有幾個(gè)關(guān)鍵的新步驟，包括外延、選擇性去除、集成材料解決方案和電子束計量。

根據其工藝路線(xiàn)圖顯示，在2025年至2026年間，臺積電即將推出的幾項關(guān)鍵工藝技術(shù)，包括N3X、N2、N2P。

臺積電工藝路線(xiàn)圖

· N3X：面向極致性能的3nm級工藝，通過(guò)降低電壓至0.9V，在相同頻率下能實(shí)現7%的功耗降低，同時(shí)在相同面積下提升5%的性能或增加約10%的晶體管密度。

· N2：臺積電首個(gè)采用全柵（GAA）納米片晶體管技術(shù)的節點(diǎn)，GAA晶體管通過(guò)環(huán)繞溝道四周的柵極提高了對電流的控制能力，從而顯著(zhù)提升PPA特性，相較于N3E有明顯進(jìn)步，N2可使功耗降低25%-30%，性能提升10%-15%，晶體管密度增加15%。

· N2P：N2的性能增強版本，進(jìn)一步優(yōu)化功耗和性能，在相同晶體管數量和頻率下，N2P預計能降低5%-10%的功耗，同時(shí)提升5%-10%的性能，適合對這兩方面都有較高要求的應用。

同時(shí)，整個(gè)N2系列將增加臺積電的全新NanoFlex功能，該功能允許芯片設計人員混合和匹配來(lái)自不同庫的單元，優(yōu)化通道寬度以提高性能和功率，然后構建短單元（以提高面積和功率效率）或高單元（以提高15%的性能）。

時(shí)間方面，臺積電N2工藝將于2025年進(jìn)入風(fēng)險生產(chǎn)，并于2025年下半年進(jìn)入大批量生產(chǎn)；性能增強型N2P和電壓增強型N2X將于2026年問(wèn)世。

2nm需求強勁

在人工智能、移動(dòng)和高性能計算（HPC）應用的驅動(dòng)下，半導體市場(chǎng)逐漸復蘇，市場(chǎng)對于先進(jìn)制程產(chǎn)能的需求非常旺盛。據數據預測，全球芯片制造產(chǎn)能中，10nm以下制程占比將會(huì )大幅提升，將由2021年的16%上升至2024年近30%。

目前臺積電占據著(zhù)全球代工市場(chǎng)61%的市場(chǎng)份額，遠超排名第二的三星的11%。這種市場(chǎng)主導地位使得臺積電在客戶(hù)中具有很高的吸引力，許多頂尖的芯片制造商，如英偉達、AMD、蘋(píng)果和高通等，都是其長(cháng)期合作伙伴。大多數AI GPU目前使用7nm或5nm工藝，預計其中的大多數將在2025年底前遷移到3nm工藝，屆時(shí)臺積電3nm工藝的利用率將保持緊張狀態(tài)。

此前，臺積電董事長(cháng)魏哲家在6月4日股東大會(huì )上表示目前所有的AI半導體全部是由臺積電生產(chǎn)，并且暗示自己正在考慮提高臺積電AI芯片的生產(chǎn)價(jià)格。同時(shí)，臺積電預計2024年的資本支出在280億至320億美元之間，預計2025年可能增至350億至400億美元，這些巨額預算主要用于3/2nm工藝的研發(fā)和生產(chǎn)。在產(chǎn)能供不應求的情況下，臺積電將針對5/3nm先進(jìn)制程和先進(jìn)封裝執行價(jià)格調漲，其中3nm代工報價(jià)漲幅或在5%以上。

從客戶(hù)設計定案狀況來(lái)看，2nm需求更勝3nm、5nm等先進(jìn)制程，且幾乎所有AI相關(guān)公司都有與臺積電合作，相關(guān)報道顯示臺積電N2第一年的新流片（NTO）數量是N5的兩倍多，未來(lái)2nm的貢獻金額可望高于3nm制程。

在這樣的情形下，臺積電該領(lǐng)域最大客戶(hù)、目前占有約半數產(chǎn)能的英偉達同意將部分利潤空間讓與臺積電，以掌握更多的先進(jìn)封裝產(chǎn)能，拉開(kāi)同競爭對手的產(chǎn)量差距。根據麥格理證券最新報告，目前臺積電多數客戶(hù)已同意上調代工價(jià)格換取可靠的供應。而臺積電7/6nm節點(diǎn)價(jià)格出現下跌，產(chǎn)能利用率只有60%，2025年1月1日起將會(huì )降價(jià)10%。

三星野心勃勃

在全球晶圓代工領(lǐng)域，臺積電一直穩坐行業(yè)領(lǐng)頭羊的位置，而三星則緊隨其后，作為行業(yè)老二，也在不斷尋求突破。盡管兩者的市場(chǎng)份額存在顯著(zhù)差距，但三星并未因此放棄超越臺積電的目標。前幾年三星就宣布，要持續投入1160億美元，加速晶圓代工技術(shù)的發(fā)展，3nm制程率先采用GAA架構，也是唯一在3nm制程中采用GAA架構的。

可事實(shí)上，三星想要超越臺積電并沒(méi)有那么容易，近日分析師郭明錤發(fā)布的最新報告顯示，高通已經(jīng)成為了三星Galaxy S25系列的獨家SoC供應商。要知道，過(guò)去這么多年，三星旗艦機一直都是采用的高通驍龍8和自家Exynos雙芯片方案，究其原因就是三星自家研發(fā)的Exynos 2500芯片在良率上遭遇嚴重挑戰，這種情況下三星是無(wú)法按計劃生產(chǎn)和供應足夠的Exynos 2500芯片。

韓國媒體ChosunBiz援引分析稱(chēng)，三星的3nm制程工藝最大問(wèn)題在于良率和功耗控制方面遜于臺積電10~20%，這使得三星錯失了AI時(shí)代在先進(jìn)制程上的先發(fā)制人優(yōu)勢，還可能為高通和聯(lián)發(fā)科等競爭對手提供擴大市場(chǎng)份額的機會(huì )。這一結果對于三星來(lái)說(shuō)無(wú)疑是一次沉重打擊，三星對自家3nm工藝抱有極高的期望，希望通過(guò)這一技術(shù)提供更先進(jìn)的制程技術(shù)和更有競爭力的價(jià)格，可結果卻與事實(shí)相違背。

三星工藝路線(xiàn)圖

三星重申了其長(cháng)期計劃，在美國舉行的代工論壇上宣布計劃明年年底開(kāi)始2nm量產(chǎn)，表示與3nm工藝相比，其2nm工藝的性能和能效分別提高了12%和25%，芯片體積則減小5%。據介紹，三星的2nm節點(diǎn)包括四種變體（如果算上更名的版本則有五種），每種變體都根據其預期應用而有所區別。

三星為自己芯片工藝的良率付出了慘痛的教訓，后續其工藝制程除了要跟上節奏之外，三星晶圓代工部門(mén)還需要全力以赴來(lái)提高良率，否則因良率不高導致無(wú)人問(wèn)津的故事或將重演。此外，三星在高帶寬存儲器（HBM）及DRAM市場(chǎng)上的競爭力被評估落后于SK海力士。其競爭對手SK海力士公司目前在HBM市場(chǎng)處于領(lǐng)先地位，去年擁有的市場(chǎng)份額為53%，三星為38%。而HBM能夠實(shí)現大模型時(shí)代的高算力、大存儲的現實(shí)需求，因此正逐漸成為存儲行業(yè)巨頭實(shí)現業(yè)績(jì)反轉的關(guān)鍵力量。

有鑒于此，三星任命Young Hyun Jun為半導體部門(mén)的新負責人，聲明中介紹稱(chēng)Young Hyun Jun于2000年加入三星半導體部門(mén)，在存儲芯片領(lǐng)域的經(jīng)驗豐富。分析人士說(shuō)，三星在年中更換如此高職位負責人是不尋常的，因為其大多數人事變動(dòng)通常都在年初進(jìn)行。對此，三星方面表示，希望Young Hyun Jun憑借積累的經(jīng)營(yíng)經(jīng)驗，克服芯片危機。

新戰場(chǎng)：先進(jìn)封裝

在摩爾定律逐漸放緩的趨勢下，僅僅從微縮晶體管，提高密度以提升芯片性能的角度正在失效，先進(jìn)封裝成為后摩爾時(shí)代彌補芯片性能和成本的重要解決方案之一。其中，臺積電是全球先進(jìn)封裝技術(shù)的領(lǐng)軍者，旗下3D Fabric擁有CoWoS、InFO、SoIC等多種先進(jìn)封裝工藝。

臺積電不僅積極提高CoWoS封裝產(chǎn)能，也在積極推動(dòng)下一代SoIC封裝方案落地投產(chǎn)。AMD是臺積電SoIC的首發(fā)客戶(hù)，旗下的MI300加速卡就使用了SoIC+CoWoS封裝解決方案，可將不同尺寸、功能、節點(diǎn)的晶粒進(jìn)行異質(zhì)整合；蘋(píng)果對SoIC封裝也非常感興趣，將采取SoIC搭配Hybrid molding（熱塑碳纖板復合成型技術(shù)）計劃應用在Mac上，預計2025~2026年量產(chǎn)。

· CoWoS是一種2.5D的整合生產(chǎn)技術(shù)，由CoW和oS組合而來(lái)：先將芯片通過(guò)Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把CoW芯片與基板（Substrate）連接，整合成CoWoS。

· SoIC是臺積電基于CoWoS與多晶圓堆疊（WoW）封裝技術(shù)，開(kāi)發(fā)的新一代創(chuàng )新封裝技術(shù)，這標志著(zhù)臺積電已具備直接為客戶(hù)生產(chǎn)3D IC的能力。

三星在2.5D/3D先進(jìn)封裝技術(shù)領(lǐng)域同樣也在積極布局，并已經(jīng)推出I-Cube、X-Cube等先進(jìn)封裝技術(shù)。針對2.5D封裝，三星推出的I-Cube技術(shù)可以和臺積電的CoWoS技術(shù)相媲美；針對3D封裝，三星在2020年推出X-Cube技術(shù)，將硅晶圓或芯片物理堆疊，并通過(guò)TSV連接，最大程度上縮短了互聯(lián)長(cháng)度，在降低功耗的同時(shí)提高傳輸速率。 

另外，三星計劃在2024年量產(chǎn)可處理比普通凸塊更多數據的X-Cube封裝技術(shù)，并預計2026年推出比X-Cube處理更多數據的無(wú)凸塊型封裝技術(shù)。擁有從存儲器、處理器芯片的設計、制造到先進(jìn)封裝業(yè)務(wù)組合的優(yōu)勢。

三星認為「集成解決方案」才是在這個(gè)時(shí)代的競爭力，正加強GAA工藝和2.5D封裝技術(shù)的競爭力，以實(shí)現低功耗、高性能的半導體。三星表示：“許多公司單獨提供具有競爭力的高帶寬內存技術(shù)和2.5D封裝，但三星AI解決方案是唯一一家提供集成AI解決方案的公司?！薄爱敿夹g(shù)得到優(yōu)化和集成時(shí)，可以為客戶(hù)提供最高價(jià)值?！?/strong>