國研院開(kāi)發(fā)新芯片 大幅提升訊號傳輸速度

　　國研院今發(fā)表「積層型3D-IC」技術(shù)，可將訊號傳輸速度提升數百倍、耗能降低至少一半。預計今年便可運用在顯示器上，未來(lái)將陸續與國內記憶體、面板及晶圓代工產(chǎn)業(yè)合作，估計技轉金約需上億元，是國研院截至目前為止的最高技轉金額。

　　新世代要求多功能、可攜式智慧行動(dòng)裝置，需要傳輸速度更快、更低耗能的晶片來(lái)處理，因此近年來(lái)積體電路(IC)制作漸由平面2DIC衍伸出立體結構的3DIC，藉由IC堆疊來(lái)縮短訊號傳輸距離。目前半導體廠(chǎng)制作3DIC主要是以「矽穿孔3D-IC技術(shù)」，將兩塊分別制作完成的IC晶片以垂直導線(xiàn)連接，距離大約50微米。

　　國研院奈米元件實(shí)驗室前瞻元件組組長(cháng)謝嘉民，過(guò)去矽穿孔技術(shù)就像101只能住1樓和頂樓，且中間只有1臺電梯(垂直導線(xiàn))連接，訊號傳輸速度慢，積層型3D-IC技術(shù)則如同一棟2層樓的房子，卻有多部電梯可同時(shí)上下有效提高訊號傳輸速度并減少耗能。

　　謝嘉民并指出，矽穿孔技術(shù)在加熱制作第2層時(shí)，可能會(huì )損壞到已經(jīng)做好的第一層IC，但國研院開(kāi)發(fā)出「奈米級雷射局部加熱法」及「奈米級超薄高品質(zhì)矽薄膜技術(shù)」，可以在加熱第2層IC時(shí)不損及第1層，突破長(cháng)久以來(lái)積層型3D-IC技術(shù)的瓶頸，并將兩層IC間距離縮短到0.3微米，是現有技術(shù)的150分之1。