采用CSMC工藝的零延時(shí)緩沖器的PLL設計

1 引言

　　本文在傳統鎖相環(huán)結構的基礎上進(jìn)行改進(jìn)，設計了一款用于多路輸出時(shí)鐘緩沖器中的鎖相環(huán)，其主 要結構包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預 分頻結構減小時(shí)鐘信號在傳輸過(guò)程中受雜散分布的電容電感的影響，避免產(chǎn)生信號畸變、漂移等嚴重影 響電路隨時(shí)鐘精確工作的現象。PFD 比較兩個(gè)分頻器的信號，產(chǎn)生誤差信號對電荷泵進(jìn)行充放電，電荷 泵產(chǎn)生的模擬信號經(jīng)過(guò)環(huán)路濾波器后調節VCO 頻率。VCO 輸出后的分頻器的分頻系數與預分頻系數相 等，目的是使輸出與輸入的時(shí)鐘信號頻率相同，起到緩沖而不是分頻的效果。鎖定后實(shí)現輸入與輸出信 號零延遲。

　　2 電路結構

　　2.1 鑒頻鑒相器(PFD)

　　PFD 產(chǎn)生關(guān)于頻率和相位誤差的信號，其脈沖寬度與相位誤差成比例的變化，傳輸給電荷泵及環(huán)路 濾波器引起壓控振蕩器控制電壓的變化，進(jìn)而改變振蕩頻率。電路工作的進(jìn)程如圖2 所示，這是一個(gè)下降沿比較的結構，由兩個(gè)基本RS 觸發(fā)器和兩個(gè)帶復位端的RS 觸發(fā)器組成。這種鑒相器不僅可以對相位 進(jìn)行比較，也可以對頻率進(jìn)行比較，鎖存結構記憶了前一次的輸入信號狀態(tài)，從而決定了下一次的輸出 狀態(tài)。

從復位信號有效開(kāi)始考慮，以參考時(shí)鐘超前為例，in1 的下降沿首先使A 由高變低,接下來(lái)的in2 下降 沿也使B 由高變低，四輸入與非門(mén)的四個(gè)輸入端都為高，復位信號RN 變低(有效)，使A 和B 在很短 的時(shí)間內變高 。下一個(gè)周期重復前一個(gè)步驟。反向器的作用是為了消除進(jìn)入電荷泵的信號上的毛刺。另 外由于復位信號是由四輸入與非門(mén)產(chǎn)生的，其本身的延時(shí)足以使復位脈沖有一定的寬度，減小鑒相死區， 又不至于太寬出現錯誤的輸出波形。

　　2.2 電荷泵(CP)

　　電荷泵設計的關(guān)鍵是降低抖動(dòng)和電流失配引起的毛刺以及在開(kāi)關(guān)瞬間的電荷轉移。調節電荷泵的尺 寸使匹配電流、增益、電容參數得到優(yōu)化。本文的電荷泵結構簡(jiǎn)單，如圖2 所示，由M1M4 組成連個(gè) 共源共柵結構的恒定電流源，高的輸出阻抗使其接近理想的電流源，輸出電阻近似為(gm2+gmb2)ro2r01 或者 (gm3+gmb3)ro3r04。UP 和DN 信號經(jīng)過(guò)反向器作為電荷泵的充放電開(kāi)關(guān)，v1v4 是由基準電路產(chǎn)生的固定 電平，使電流源工作在飽和區，關(guān)系滿(mǎn)足v2>v1>v3>v4。當UP 為低DN 為高時(shí)，上半部分電路導通， 通過(guò)反向器內部的電源對電容充電;反之，則下半部分導通，Vctrl 通過(guò)M3、M4 及反向器內部對地放電; 另外，由于開(kāi)關(guān)不與輸出直接相連，幾乎不受電荷注入的影響，同時(shí)四個(gè)管子在工作都處于飽和狀態(tài)可 以消除電荷分享效應。在鎖定情況下，PFD 產(chǎn)生同樣寬的基本脈沖UP 和DN，使電荷泵的灌電流和源 電流相等，這樣輸出的凈電流為0 ，保持VCO 的控制電壓不變。

　　由于電荷泵是個(gè)對電流匹配程度要求極高結構，因此在設計尺寸方面，要增大電流源的溝道長(cháng)度， 以減小溝道長(cháng)度調制效應的影響，這種結構下電荷泵電流失配率僅為2.18%。