<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > SiP設計:優(yōu)勢與挑戰并行

SiP設計:優(yōu)勢與挑戰并行

——
作者:Keith Felton 時(shí)間:2006-11-29 來(lái)源:ICDATA 收藏
隨著(zhù)SoC開(kāi)發(fā)成本的不斷增加,以及在SoC中實(shí)現多種功能整合的復雜性,很多無(wú)線(xiàn)、消費類(lèi)電子的IC設計公司和系統公司開(kāi)始采用“系統級”()設計以獲得競爭優(yōu)勢。一方面是因為小型化、高性能、多用途產(chǎn)品的技術(shù)挑戰,另一方面是因為變幻莫測的市場(chǎng)競爭。他們努力地節約生產(chǎn)成本的每一分錢(qián)以及花在設計上的每一個(gè)小時(shí)。相比SoC,設計在多個(gè)方面都提供了明顯的優(yōu)勢。
 
獨特的優(yōu)勢 

SiP的優(yōu)勢不僅在于尺寸方面,SiP能夠在更小的占用空間里提供更多的功能,并降低了開(kāi)發(fā)成本和縮短了設計周期。 

從設計和制造角度講,SiP為設計和制造系統組件提供了最好的技術(shù)。從測試的角度來(lái)看,SiP可以減少測試儀成本。另外,像存儲器這樣在發(fā)現缺陷的時(shí)候可以被修復或重新裝配的元件,也不會(huì )受到其它的如邏輯元件這樣的在發(fā)現缺陷時(shí)無(wú)法修復的元件的影響。 

SiP允許性能的高密集性,綜合了鍵合工藝、倒裝芯片工藝、堆疊芯片工藝、嵌入元件工藝、MEMS和堆疊工藝的組合。這使得設計師可以使用SiP實(shí)現子系統,以及采用SoC技術(shù)無(wú)法實(shí)現的或以前在PCB上執行的系統。 

此外,SiP技術(shù)可以在互連級別上降低功耗和噪音,在混合和配對IC技術(shù)上更有彈性,并且可以通過(guò)采用無(wú)源元件減小電路板尺寸。相對于目前基于SoC的解決方案,SiP模塊的開(kāi)發(fā)更省時(shí)。例如,使用SiP技術(shù),一部有著(zhù)多種不同工藝技術(shù)的IC、分立器件和RF架構的2.5G手機可以在短短幾個(gè)月內開(kāi)發(fā)出來(lái)。而要在SoC中實(shí)現這種功能整合,要么成本不容許,要么技術(shù)上不可能,或者超出了可行的上市時(shí)間安排。  

 
面臨的挑戰 

盡管與傳統的技術(shù)相比,SiP在手機、藍牙、WLAN以及分組交換網(wǎng)絡(luò )等無(wú)線(xiàn)、網(wǎng)絡(luò )和消費電子領(lǐng)域都有明顯的優(yōu)勢。但是SiP仍然面臨很多挑戰,如缺少整合的工具和方法以實(shí)現IC、封裝和電路板設計的整合,無(wú)法模擬、驗證和分析完整的SiP設計。 

今天,SiP設計被使用特殊工具和技術(shù)的專(zhuān)家所采用。雖然這些“專(zhuān)家設計”手段被用于初期前沿產(chǎn)品,例如將內存嵌入手機芯片,然而它們的綜合性和先進(jìn)性還不夠,無(wú)法提供最新無(wú)線(xiàn)掌上消費電子設備所需的高性能SiP模塊。主要問(wèn)題在于缺乏參考設計流程,可行性研究太耗時(shí)并且經(jīng)常不夠精確,整個(gè)設計鏈的協(xié)作也不夠好。要通過(guò)精簡(jiǎn)設計周期加快上市時(shí)間,SiP設計必須從“專(zhuān)家專(zhuān)用”轉化為主流設計方法,具備自動(dòng)化、綜合性、可靠性與可重復性。三個(gè)顯然需要新工具功能的領(lǐng)域是:系統級協(xié)同設計、高級封裝和RF模塊設計。 

系統級協(xié)同設計 

雖然現在有很多種協(xié)同設計方案可以選擇,SiP技術(shù)需要比市面上任何一種技術(shù)更高的性能和綜合性。其中一個(gè)原因是SiP在精度上是更為復雜的電子技術(shù)。更多的裸片需要更多的電流,更快的裸片對時(shí)序和電磁干擾的影響更為敏感。SiP的電力傳輸也比單個(gè)裸片封裝設計更為復雜,因為多個(gè)裸片共用封裝基板內的電力系統,并且一些裸片直接與另外一個(gè)裸片共用電源。 

為了克服這些挑戰,SiP設計師必須管理所有關(guān)聯(lián)設計結構——也即整個(gè)系統互聯(lián)的設計部件間的物理設計、電氣設計和制造接口。簡(jiǎn)而言之,設計師需要有抓住整個(gè)系統互連性的能力,然后將需求傳遞到數字IC、定制IC、SiP和PCB等不同的設計領(lǐng)域。 


這對于當今的設計工具和方法是相當苛刻的要求。創(chuàng )新必須從設計之初就開(kāi)始。有一種解決方案是創(chuàng )造一種抽象或虛擬系統互連(VSIC)模型,這樣設計師就可以搭建從I/O緩沖器到I/O緩沖器的SiP級或系統級互連模型。使用VSIC模型,設計師可以成功地進(jìn)行多結構級別的系統設計優(yōu)化和折中。他們可以平衡時(shí)序、信號和電源完整性的需求,還可以試驗信號配置和信號拓撲結構,然后進(jìn)行仿真以驗證時(shí)序和噪音裕度,最后滿(mǎn)足誤碼率的要求。還可以設計出電力分配系統原型驗證向內核輸送的電力,確保不存在同步切換噪聲(SSN)問(wèn)題。 

通過(guò)跨領(lǐng)域SiP協(xié)同設計流程,設計師可以借由I/O焊盤(pán)的優(yōu)化,以及由此形成的更小的封裝面積,造出更小的芯片。他們可以降低能耗和噪音,實(shí)現更快的設備性能,并減少PCB層數,實(shí)現更低的成本和更簡(jiǎn)單地完成PCB。這樣一種協(xié)同設計方法還引申出一個(gè)讓人費解的問(wèn)題,即誰(shuí)會(huì )向不同設計領(lǐng)域的人保證該方法的靈活性可讓他們引領(lǐng)市場(chǎng),借此設計出這樣的SiP。在一個(gè)真正的協(xié)同設計流程里,不管是誰(shuí)促進(jìn)SiP成為執行結構,無(wú)論是IC團隊架構師、技術(shù)行銷(xiāo)人員、封裝架構師還是PCB架構師,都有能力執行該設計。 

高級封裝3D化 

為了提高功能密度,SiP設計在封裝內采用了復雜的三維(3D)架構。封裝包括有堆疊鍵合芯片、堆疊在倒裝芯片上的鍵合芯片、裸片間直接安裝、使用媒介基板支持倒裝芯片的緊接堆疊,以及包括堆疊封裝在內的其它復雜組合。堆疊方法唯一的限制因素只有設計師或制造商的想象力,凸塊、焊球和金屬線(xiàn)壓焊的3D天性必須得到充分了解,弄清楚他們是否能夠成功連接和建模。不幸的是,采用當前的二維(2D)工具、2D規則和對電力模型的簡(jiǎn)化假設是不可能的。SiP實(shí)現需要有封裝的3D視圖以及3D規則和新3D工具的發(fā)展。 

電氣建模本身會(huì )產(chǎn)生很多問(wèn)題。設計師無(wú)法再像PCB設計那樣假定直交和正交線(xiàn),因為PCB設計通常的假設前提是有一個(gè)完美的電源層,讓用戶(hù)可以簡(jiǎn)化PCB板上線(xiàn)的模型。由于在SiP設計中“紐扣狀器件”層很普遍,因此有必要將精確的電源層模型與PCB板上的線(xiàn)結合,以了解SSN與電流回路。 

在電力輸送和全波提取方面的性能改進(jìn)也是必要的。電力輸送系統的直流壓降與交流阻抗也必須被建模,以?xún)?yōu)化退耦電容。至于在更高頻下運作的設備,比如說(shuō)3GHz,就需要全波技術(shù)。如今這樣的技術(shù)顯得太慢了,它可能要花好幾天才能完成一次提取,這就突出了工具改良的另外一個(gè)領(lǐng)域。 

SiP設計的一個(gè)主要挑戰是如何分配過(guò)多的電量,那可能會(huì )導致芯片上出現過(guò)熱點(diǎn),以及焊接點(diǎn)和裸片固定的壓力。SiP實(shí)現需要這些電力和熱量的考慮在投入制造之前就得到檢驗,因此就要有一個(gè)設計流程將電氣分析和熱分析考慮到IC設計中,這樣IC設計工具可以執行更精確的分析,更接近實(shí)際情況的限制條件,這是大有裨益的。 

RF模塊設計 

在RF IC設計過(guò)程中必須對RF模塊進(jìn)行設計和驗證。為此,RF IC和封裝設計這兩個(gè)完全不同的領(lǐng)域必須要統一起來(lái)。為使其正常運作,設計師需要有在IC和RF模塊間妥協(xié)的能力——例如,應該將傳感器放在芯片里使其占據寶貴的空間,還是放在基板上?沒(méi)有對整個(gè)設計的一個(gè)清楚表達,像這樣的選擇就無(wú)法描述、仿真和解決。 

允許為芯片和模塊單獨設計一個(gè)原理圖的設計解決方案是一個(gè)很好的開(kāi)始。設計師接著(zhù)可以從芯片和基板提取寄生參數,并且將這些寄生參數反標回原理圖,用于仿真。 

在RF模塊設計工具中將會(huì )需要用到RF IC設計中認可的一些功能。例如,基板級RF無(wú)源器件的參數化設計單元(P-Cell)在定制IC工具中是標配,而在如今領(lǐng)先的封裝設計工具中卻是不存在的。將他們引入將會(huì )是所有SiP解決方案的一部分。 

本文小結 

總而言之,SiP設計允許制造商將很多IC和封裝流水線(xiàn)合在一起,然后對技術(shù)進(jìn)行測試,創(chuàng )造出高度整合的產(chǎn)品,同時(shí)使得芯片成本、尺寸和性能最優(yōu)化。EDA軟件供應商正努力改進(jìn)技術(shù),幫助他們攻克設計挑戰,尤其是在協(xié)同設計、高級封裝和RF模塊設計領(lǐng)域。最近,由于SiP技術(shù)各方面都得到了可喜的進(jìn)展——降低成本、加快上市時(shí)間、減少類(lèi)型,降低能耗,它帶來(lái)的極大推動(dòng)作用是不可忽視的。 

但是為了實(shí)現SiP設計的好處,傳統的EDA解決方案無(wú)法滿(mǎn)足開(kāi)發(fā)高效的SiP所需的自動(dòng)化設計流程,EDA軟件供應商必須設計有新功能的工具,并提供可靈活調節的設計方法和流程。一套完美的解決方案會(huì )讓SiP設計團隊成員能夠在IC環(huán)境中創(chuàng )造“裸片抽象”,能夠在IC和封裝設計環(huán)境中進(jìn)行RF設計,在完整的封裝和PCB設計環(huán)境中進(jìn)行封裝與電路板的協(xié)同設計,使得原本是專(zhuān)家工程的SiP設計被更多的企業(yè)采用,推動(dòng)其主流化。 



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>