GLOBALFOUNDRIES與三星支持最新Cadence Virtuoso先進(jìn)節點(diǎn)

　　全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司 (NASDAQ: CDNS)，日前宣布其兩家主要晶圓代工廠(chǎng)合作伙伴--三星晶圓廠(chǎng)與GLOBALFOUNDRIES已經(jīng)支持最新Cadence面向20與14納米先進(jìn)節點(diǎn)設計的定制/模擬技術(shù)。兩家晶圓廠(chǎng)正在為新推出的Cadence Virtuoso先進(jìn)節點(diǎn)提供基于SKILL的工藝設計工具包(PDK)。

　　“進(jìn)入20和14納米工藝后，出現了許多新的生產(chǎn)挑戰，所以我們一直與Cadence緊密合作，幫助我們的共同客戶(hù)克服困難，”GLOBALFOUNDRIES設計基礎部副總裁Andy Brotman說(shuō)，“提供滿(mǎn)足客戶(hù)需要的PDK，如具有原生SKILL Pcell和實(shí)時(shí)動(dòng)態(tài)色彩等功能，對于整個(gè)行業(yè)開(kāi)發(fā)必要的基礎IP，并將這些新技術(shù)帶給設計師至關(guān)重要。”

　　“三星14納米工藝的生產(chǎn)設計需要先進(jìn)技術(shù)與方法學(xué)解決新需要，比如Double Patterning和FinFETs，”三星電子設備解決方案部系統LSI基礎設計中心高級副總裁Kyu-Myung Choi博士說(shuō)，“通過(guò)三星開(kāi)發(fā)的最新SKILL型PDK用于我們的14納米工藝節點(diǎn)，我們的客戶(hù)如今可以改進(jìn)設計啟動(dòng)時(shí)間，激發(fā)設計師效率，并提高設計質(zhì)量。”

　　Virtuoso先進(jìn)節點(diǎn)可以解決工程師面臨的最大難題，包括版圖依賴(lài)效應(LDE)、Double Patterning、色彩感知版圖和最新布線(xiàn)層。新技術(shù)完美融合了Cadence Integrated Physical Verification System(IPVS)，這是面向DRC和DPT檢查的技術(shù)，從而能進(jìn)行即時(shí)檢查，減少版圖迭代。

　　“Virtuoso先進(jìn)節點(diǎn)提供了很多新功能，幫助我們的客戶(hù)在20和14納米的最先進(jìn)節點(diǎn)上進(jìn)行設計，”Cadence硅實(shí)現部研發(fā)高級副總裁Chi-Ping Hsu說(shuō)，“通過(guò)他們面向新工藝節點(diǎn)的SKILL型PDK，我們的晶圓廠(chǎng)合作伙伴會(huì )繼續提供必要的幫助，確保這些復雜的設計能夠獲得成功，并實(shí)現盈利。”