半導體制造：跟隨還是超越摩爾定律

　　當然，復雜性(設計和技術(shù))的增加自然會(huì )拉動(dòng)成本上升。Jean-Marc Chery強調，IDM廠(chǎng)商是控制并擁有芯片設計、制造和測試資源(技術(shù)和設施)的企業(yè)，事實(shí)上，由于技術(shù)開(kāi)發(fā)與設計知識之間的關(guān)系比較密切，所以IDM廠(chǎng)商在克服這些挑戰方面可能更具優(yōu)勢。芯片設計人員與技術(shù)開(kāi)發(fā)人員之間的合作是優(yōu)化設計技術(shù)的關(guān)鍵，能夠在一個(gè)IDM環(huán)境內有效地建立這種合作關(guān)系，就可為客戶(hù)提供一個(gè)性?xún)r(jià)最高的解決方案。“我們把這種方法稱(chēng)之為‘設計與技術(shù)共同優(yōu)化’，這是在未來(lái)技術(shù)節點(diǎn)(例如20nm)取得成功的關(guān)鍵。”

　　張宇清承認，考慮到28nm時(shí)的掩膜成本比前一代工藝更高，同時(shí)賽靈思還要為芯片增加更多的性能和功能所帶來(lái)的芯片復雜度的提升、軟件效率的提升、更多的測試流程、開(kāi)發(fā)更多的解決方案(賽靈思目標設計平臺，TDP)，所以賽靈思在28nm節點(diǎn)的研發(fā)投入較其他企業(yè)會(huì )更高。但是，研發(fā)的高投入是可以通過(guò)更多的市場(chǎng)和應用來(lái)抵消掉。由于FPGA的可重新編程性，所以賽靈思不需要像ASIC/ASSP那樣針對細致化的市場(chǎng)或應用來(lái)開(kāi)發(fā)方案。因此，掩膜和研發(fā)成本就可以在許多不同的應用和市場(chǎng)中攤銷(xiāo)掉了。最新的SSI技術(shù)(可堆疊硅片互聯(lián))可以有效地幫助其更好更快地實(shí)現大型FPGA芯片的生產(chǎn)良率，從而降低成本并開(kāi)發(fā)出大型FPGA。因此相信在28nm節點(diǎn)或者更先進(jìn)的工藝上，FPGA是比ASIC和ASSP更具競爭優(yōu)勢的。

　　Synopsys十分重視降低設計總成本，Kevin Kranen介紹他們采取并收到明顯效果的3項措施。

　　1. 提供合格的標準元件、內存和接口IP。對這種基礎構建模塊使用IP進(jìn)行開(kāi)發(fā)是新工藝技術(shù)投入中最大成本之一，但成品差異化卻是最小。越來(lái)越多地企業(yè)從Synopsys、ARM和代工廠(chǎng)購買(mǎi)投放市場(chǎng)的IP。

　　2. 預測試流程——設計中耗費最大的時(shí)間和金錢(qián)成本的工作，就是將EDA工具和IP融入一個(gè)測試流程。許多公司讓整個(gè)團隊來(lái)負責這個(gè)流程，或者是在向新節點(diǎn)或新標準單元的轉移過(guò)程中，在計劃時(shí)間表中預留了很長(cháng)的時(shí)間。Synopsys通過(guò)Lynx設計系統和相關(guān)的芯片代工廠(chǎng)就緒系統(FRS)，為許多高階節點(diǎn)和IP源的組合提供了預測試、預集成的完整的流程。

　　3. 快速原型和FPGA——一般情況下，初創(chuàng )設計中進(jìn)行可行性測試和用戶(hù)興趣檢測的最快速且最低成本的方法，就是采用FPGA。Synopsys提供了一整套完善的FPGA設計工具、快速原型工具和硬件，為無(wú)論是單一的FPGA還是多FPGA系統提供了一個(gè)最佳路徑。

　　從經(jīng)濟的角度來(lái)看，整個(gè)半導體產(chǎn)業(yè)確實(shí)都面臨成本上升的壓力。專(zhuān)foundry面臨新廠(chǎng)建造成本的增加，而IDM與fabless公司隨著(zhù)芯片設計更加復雜化、漏電及耗電的要求更高，亦面臨設計成本增加的壓力。陳家湘認為，解決此成本問(wèn)題的關(guān)鍵取決于整個(gè)半導體產(chǎn)業(yè)如何攜手合作，提出最佳的解決方案來(lái)強化效能、功率與面積。全球半導體業(yè)者應該掌握產(chǎn)業(yè)發(fā)展的趨勢及利用整個(gè)產(chǎn)業(yè)現有的設計生態(tài)環(huán)境(ecosystem)創(chuàng )造自己的優(yōu)勢。

　　未來(lái)：超越還是拯救摩爾定律?

　　摩爾定律一直是指揮半導體發(fā)展的金科玉律，半導體的發(fā)展始終徘徊在這條定律左右。不過(guò)，摩爾定律始終是個(gè)有著(zhù)物理極限的構想，而隨著(zhù)技術(shù)不斷前行，這個(gè)極限已經(jīng)在人們觸手可及的不遠處。

　　Jean-Marc Chery認為，半導體制造未來(lái)的技術(shù)發(fā)展沿兩大主線(xiàn)展開(kāi)。

　　第一條主線(xiàn)是“超越摩爾”(More than Moore)，以技術(shù)多元化為研發(fā)重點(diǎn)，在一個(gè)系統封裝內整合不同類(lèi)型的技術(shù)，包括3D技術(shù)。這條主線(xiàn)還包括克服技術(shù)挑戰，例如，在系統封裝內的裸片之間的連接、測試和熱管理。此外，未來(lái)的制程研發(fā)計劃還包括我們稱(chēng)之為“增值衍生技術(shù)”，例如，模擬器件、影像芯片、嵌入式非易失性存儲器、智能功率、量子技術(shù)和MEMS技術(shù)。

　　第二條主線(xiàn)是“跟隨摩爾定律”，我們稱(chēng)之為“更摩爾”(More Moore)。在晶片上集成更小的晶體管，降低臨界尺寸。在實(shí)現 28nm后，隨后就是20 nm和14 nm。

　　顯然，我們將繼續面臨新的技術(shù)挑戰，例如，光刻技術(shù)從193nm浸沒(méi)式發(fā)展到EUV(深紫外)，或者芯片架構從體CMOS演化到薄芯片。

　　張宇清則認為，由于成本和深亞微米時(shí)的物理極限所造成的信號串擾、熱電子效應，業(yè)界對于摩爾定律是否終結存在很多說(shuō)法。賽靈思的SSI(堆疊硅片互聯(lián))技術(shù)讓我們可以延續摩爾定律，甚至可以說(shuō)超越了摩爾定律。Virtex 7-2000T的密度是40nm FPGA產(chǎn)品的2.8倍，遠超過(guò)了摩爾定律所描述的2倍。

　　作為摩爾定律堅定的支持者和半導體制造工藝的領(lǐng)導者，Intel一直在堅持用技術(shù)研發(fā)為摩爾定律延壽。以Intel的22nm工藝為例，按路線(xiàn)圖肯定是在2011年推出，但今年春天突然Intel宣布將在22nm工藝中采用全新的FINFET 3D制造工藝，而這一突如其來(lái)的消息讓整個(gè)制造業(yè)悲喜交加，一方面，終于半導體制造要正式邁入3D時(shí)代，歐洲半導體技術(shù)研究組織IMEC經(jīng)過(guò)試驗表明，FINFET比起之前類(lèi)3D的TSV技術(shù)以及現有的平面結構技術(shù)，在漏電控制和制程變差方面性能更加優(yōu)異，而且其晶體管密度也相對更高，能夠將摩爾定律的壽命延長(cháng)至少1-2代制程。

　　陳家湘談到對3D制造技術(shù)時(shí)介紹：“我們認為全新的半導體制造技術(shù)是繼續將摩爾定律往前推進(jìn)的主要動(dòng)力。全新的半導體制造技術(shù)將朝更先進(jìn)、更細微的技術(shù)前進(jìn)，而創(chuàng )新的三維(3D)結構芯片技術(shù)即是一個(gè)例子。TSMC在此領(lǐng)域已投入相當多的人力與物力，且因應系統級封裝技術(shù)，開(kāi)發(fā)更具成本效益以及更具尺寸、效能優(yōu)勢的3D芯片，計劃采用更先進(jìn)的14nm制程提供FinFET架構芯片。另外，TSMC也積極鉆研先進(jìn)封裝技術(shù)中介層(Interposer)的發(fā)展”。

　　結語(yǔ)

　　盡管Intel已經(jīng)宣稱(chēng)采用FINFET技術(shù)制造22nm芯片，但是實(shí)際效果如何還是個(gè)未知數，而3D工藝能否挽救即將接近物理極限的摩爾定律尤未可知。3D工藝下的全新半導體制造是否還是屬于摩爾定律的范疇已經(jīng)不再重要，因為令人惋惜的是，無(wú)論是即將到來(lái)的22nm還是14nm，都距離理論上的摩爾定律物理極限相去甚遠。讓摩爾定律失靈的最大可能原因不是技術(shù)上的物理極限無(wú)法超越，而是經(jīng)濟層面的摩爾定律已經(jīng)失衡，直接說(shuō)就是，Xnm的半導體生產(chǎn)工藝實(shí)現起來(lái)不是太大的問(wèn)題，而Xnm芯片的設計加制造的總成本，以現有單個(gè)芯片的銷(xiāo)售情況而言，很難通過(guò)直接的市場(chǎng)銷(xiāo)售收回投入，這不得不令人唏噓。

　　也許，半導體設計的跨制程可移植性將成為未來(lái)5年內最關(guān)鍵的話(huà)題，我們拭目以待吧。