半導體制造：跟隨還是超越摩爾定律

　　2011年已經(jīng)過(guò)半，選擇在這個(gè)時(shí)候去談半導體制程工藝是個(gè)不錯的時(shí)間點(diǎn)，在隨后的這個(gè)秋天和冬天，半導體產(chǎn)業(yè)將面臨一次全面的制程工藝大躍進(jìn)。按照最新消息，Intel的22nm和意法半導體(STMicroelectronics)、臺積電(TSMC)的28nm工藝都應該在今年余下的幾個(gè)月里量產(chǎn)，而三星、臺聯(lián)電(UMC)和GF(Global Foundries)的28nm應該不會(huì )晚于明年2季度。

　　IDM(獨立設計制造企業(yè))與Foundry(代工企業(yè))這么密集地更新制程，既是巧合也是必然。按照Intel的Tick-Tock(工藝年-構架年)發(fā)展模式，單數年更新工藝制程，22nm是其下一個(gè)工藝節點(diǎn)。而對于其他選擇28nm的晶圓廠(chǎng)來(lái)說(shuō)，因為技術(shù)研發(fā)的難度加大，28nm工藝直到今年才達到相當標準的良率，眾多晶圓廠(chǎng)才敢于公開(kāi)宣布量產(chǎn)。

　　在這個(gè)半導體制程工藝即將面臨更新?lián)Q代之際，我們不妨從設計、制造和代工不同角度審視一下，迎接全新工藝的半導體企業(yè)的應對策略。

　　新工藝新優(yōu)勢

　　新制程一直是半導體工業(yè)發(fā)展的標尺，而為產(chǎn)品帶來(lái)全新競爭力則是企業(yè)傾注心血鉆研新技術(shù)最大的驅動(dòng)力。每一代的工藝進(jìn)步給半導體產(chǎn)品帶來(lái)的性能和功耗提升是明顯的。高效能、低耗電及更微小尺寸是半導體技術(shù)的三大發(fā)展趨勢，隨著(zhù)便攜電子產(chǎn)品成為市場(chǎng)主流，幾乎所有集成電路的尺寸均朝更微小化發(fā)展。在同樣尺寸的硅片上，新制程讓制造商能夠增加更多的功能，提高芯片的運行速度，或者降低功能成本。采用28nm先進(jìn)技術(shù)所帶來(lái)的主要好處是能滿(mǎn)足客戶(hù)對高效能、低耗電、微小化的市場(chǎng)需求。

　　作為除了Intel之外唯一堅持工藝研發(fā)的通用芯片IDM，意法半導體高級執行副總裁兼首席技術(shù)官Jean-Marc Chery談及制程進(jìn)步表示，在消費電子市場(chǎng)上，機頂盒芯片(解碼器)、網(wǎng)關(guān)和3D(HD)TV是制程從 40 nm技術(shù)節點(diǎn)向32/28 nm節點(diǎn)升級的受益者，這些新制程可把芯片的處理性能提高30%左右，而功耗沒(méi)有任何增加。此外，更小的特征尺寸讓制造商能夠在每顆芯片上集成更多的處理單元，從而提高計算能力和處理性能，例如，給用戶(hù)帶來(lái)出色的高清3D TV體驗。在網(wǎng)絡(luò )系統芯片方面，消費者將獲得數據速率達到14-25G bit/s的產(chǎn)品，數據傳輸速率比上一代技術(shù)節點(diǎn)的10-14G bit/s高出許多。

　　關(guān)于新工藝帶來(lái)的優(yōu)勢，TSMC中國區總經(jīng)理陳家湘介紹，28HP制程最先采用先進(jìn)的高介電層/金屬閘(HKMG)技術(shù)，相較于40nm制程，此項制程在相同漏電基礎上速度增快約25%，而在相同速度基礎上漏電亦可降低約50%。目前28nm制程區分為Gate-First(柵極最先)以及Gate-Last(柵極最后)二種方式。由于Gate-Last技術(shù)具有同時(shí)兼顧P-type及N-type晶體管臨界電壓(Vt)調整的最佳優(yōu)勢，TSMC已宣布在高效能及低耗電制程，為客戶(hù)采用Gate-Last技術(shù)。另一方面，TSMC在業(yè)界的領(lǐng)導地位奠基于“先進(jìn)技術(shù)、卓越制造、客戶(hù)伙伴關(guān)系”三位一體的差異化競爭優(yōu)勢。2010年，TSMC已為客戶(hù)的28nm可編程邏輯門(mén)陣列(FPGA)提供了先進(jìn)的硅穿孔(Through Silicon Via)以及硅中介層(Silicon Interposer)的芯片驗證(prototyping) 服務(wù)。藉由自身研發(fā)的硅穿孔通道(TSV)及與集成電路制造服務(wù)業(yè)者兼容的晶圓級封裝技術(shù)，TSMC承諾與客戶(hù)緊密合作開(kāi)發(fā)符合成本效益的三維集成電路系統整合方案。

　　賽靈思的全新FPGA就是基于TSV技術(shù)的28nm新產(chǎn)品，該公司亞太區銷(xiāo)售及市場(chǎng)總監張宇清坦言得益于28nm工藝技術(shù)，賽靈思推出了統一架構，將整體功耗降低一半且具有業(yè)界最高容量(200萬(wàn)邏輯單元)的7系列FPGA產(chǎn)品，不僅能實(shí)現出色的生產(chǎn)率，解決 ASIC 和 ASSP 等其他方法開(kāi)發(fā)成本過(guò)高、過(guò)于復雜且不夠靈活的問(wèn)題，使 FPGA 平臺能夠滿(mǎn)足日益多樣化的設計群體的需求。在 28 nm工藝節點(diǎn)上，靜態(tài)功耗是器件總功耗的重要組成部分，有時(shí)甚至是決定性的因素。由于提高可用系統性能和功能的關(guān)鍵在于控制功耗，因此為了實(shí)現最高功效，首先必須選用適合的工藝技術(shù)。賽靈思選擇了HKMG高性能低功耗工藝技術(shù)，以使新一代 FPGA 能最大限度地降低靜態(tài)功耗，確保發(fā)揮 28 nm技術(shù)所帶來(lái)的最佳性能和功能優(yōu)勢。與標準的高性能工藝技術(shù)相比，高性能低功耗工藝技術(shù)使得 FPGA 的靜態(tài)功耗降低了 50%，總功耗也減少 50%。同時(shí)，新一代開(kāi)發(fā)工具通過(guò)創(chuàng )新時(shí)鐘管理技術(shù)可將動(dòng)態(tài)功耗降低 20%，此外，通過(guò)部分重配置技術(shù)的增強，幫助設計人員進(jìn)一步降低功耗并減少系統成本33%。