<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> asic ip核

基于快速傅里葉IP核的數字脈壓處理器的實(shí)現

  • 引言

    脈沖壓縮體制在現代雷達中被廣泛采用，通過(guò)發(fā)射寬脈沖來(lái)提高發(fā)射的平均功率，保證足夠的作用距離；接收時(shí)則采用相應的脈沖壓縮算法獲得脈寬較窄的脈沖，以提高距離分辨力，從而能夠很好地解決作用距離和距離
  • 關(guān)鍵字： 快速傅里葉  IP核  處理器  數字    

AES加密算法的高速低功耗ASIC設計

  • 摘 要：本文提出了一個(gè)AES加密算法的高速低功耗ASIC設計方案，使用Synopsys設計流程和VeriSilicON 0.18mu;m CMOS工藝，實(shí)現了最高工作頻率410MHz，數據吞吐率5.23Gbps，功耗為58 mW。采用改進(jìn)算法(T盒算法)，將輪變
  • 關(guān)鍵字： ASIC  AES  加密算法  低功耗    

淺談FPGA與ASIC的設計優(yōu)勢

  • ASIC 和 FPGA 具有不同的價(jià)值主張，選擇其中之一之前，一定要對其進(jìn)行仔細評估。2種技術(shù)的比較信息非常豐富。這里介紹了ASIC和FPGA的優(yōu)勢與劣勢。FPGA 和 ASIC 的設計優(yōu)勢比較FPGA 的設計優(yōu)勢更快的面市時(shí)間 - 無(wú)需布
  • 關(guān)鍵字： FPGA  ASIC    

JPEG編碼器IP核性能優(yōu)化解決方案

  • 6月19日，半導體IP供應商CAST公司宣布對其提供的JPEG編碼器IP核進(jìn)行功能及性能優(yōu)化?！　∠到y設計師現在有兩 ...
  • 關(guān)鍵字： JPEG  編碼器  IP核  性能優(yōu)化  

FPGA和ASIC的比較

  • ASIC是英文的Application Specific Integrated Circuits縮寫(xiě)，即專(zhuān)用集成電路，是指應特定用戶(hù)要求和特定電子系統的需要而設計、制造的集成電路。目前用CPLD(復雜可編程邏輯器件)和FPGA(現場(chǎng)可編程邏輯陣列)來(lái)進(jìn)行AS
  • 關(guān)鍵字： FPGA  ASIC  比較    

SoC中的處理單元性能評估及功能劃分

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字： DSP  ASIC  RISC  FPGA  SoC  

基于A(yíng)valon總線(xiàn)接口的UPFC控制器IP核設計

  • 0引言統一潮流控制器(UnifiedPowerFlowCon-troller，簡(jiǎn)稱(chēng)UPFC)是一種可以較大范圍地控制電流使之按指定路...
  • 關(guān)鍵字： Avalon總線(xiàn)  UPFC控制器  IP核  

泰克元件解決方案公司與MOSIS簽訂ASIC服務(wù)協(xié)議

  • 定制微電子服務(wù)提供商---泰克元件解決方案公司(Tektronix Component Solutions)日前宣布，與領(lǐng)先的供應鏈集成商(aggregator)-- MOSIS公司就幫助客戶(hù)開(kāi)發(fā)完整的高性能ASIC解決方案，同時(shí)降低早期A(yíng)SIC開(kāi)發(fā)成本達成協(xié)議。
  • 關(guān)鍵字： 泰克  MOSIS  ASIC  

FPGA和ASIC的電源管理方案

  • 目前的電子產(chǎn)品市場(chǎng)競爭非常激烈，廠(chǎng)商都希望能在最短時(shí)間內將新產(chǎn)品推出市場(chǎng)，以致子系統的設計周期越縮越...
  • 關(guān)鍵字： FPGA  ASIC  電源管理  

基于BIST的IP核測試方案設計

  • 1 引言　　隨著(zhù)半導體工藝的發(fā)展，片上系統SOC已成為當今一種主流技術(shù)?；贗P復用的SOC設計是通過(guò)用戶(hù)自定義邏輯(UDL)和連線(xiàn)將IP核整合為一個(gè)系統，提高了設計效率，加快了設計過(guò)程，縮短了產(chǎn)品上市時(shí)間。但是隨著(zhù)設
  • 關(guān)鍵字： BIST  IP核  測試  方案設計    

ASIC和微處理器芯片供電電源電路介紹

  • 今天的高性能ASIC和微處理器芯片消耗的功率可超過(guò)150瓦。對于1 V1.5 V的供電電壓，這些器件所需要的電流可輕易超過(guò)100 A。通過(guò)采用多相直流/直流轉換器，為此類(lèi)器件供電的任務(wù)可變得更容易處理。 目前，可擴展控制器
  • 關(guān)鍵字： 電路  介紹  電源  供電  微處理器  芯片  ASIC  

富士通半導體交付55nm創(chuàng )新方案

  • 　　解本土IC設計之“渴” 　　近來(lái)中國IC市場(chǎng)的最重磅新聞要屬大小“M”——臺灣聯(lián)發(fā)科(MTK)和晨星半導體(MStar)宣布合并?！癕兄弟”的聯(lián)手對已跨入“1億美元俱樂(lè )部”的少數剛崛起的大陸本土IC設計公司帶來(lái)很大的競爭壓力，而原本就缺資金、缺平臺、缺資源的本土小型和微型IC廠(chǎng)商的生存空間更加令人堪憂(yōu)。 　　正如富士通半導體ASIC/COT業(yè)務(wù)市場(chǎng)部副經(jīng)理劉哲女士在不久前閉幕的&
  • 關(guān)鍵字： IC  富士通  半導體  ASIC/COT  

ASIC和微處理器芯片供電電源介紹及應用實(shí)例

  • 今天的高性能ASIC和微處理器芯片消耗的功率可超過(guò)150瓦。對于1 V1.5 V的供電電壓，這些器件所需要的電流可輕易超過(guò)100 A。通過(guò)采用多相直流/直流轉換器，為此類(lèi)器件供電的任務(wù)可變得更容易處理。 目前，可擴展控制器
  • 關(guān)鍵字： 介紹  應用  實(shí)例  電源  供電  微處理器  芯片  ASIC  

ISOFACE提供智能化保護

  • 摘要：ISOFACE產(chǎn)品家族能以智能化方式解決大多數工業(yè)自動(dòng)化系統所面臨的共同挑戰，譬如，可編程邏輯控制器(PLC)、驅動(dòng)器、工業(yè)PC、機器人系統、分布式控制系統、樓宇控制系統、普通控制設備和傳感器輸入模組。
  • 關(guān)鍵字： 工業(yè)自動(dòng)化  ISOFACE  ASIC  201206  

基于FPGA的DDS IP核設計

  • 摘要：以Altera公司的QuartusⅡ7．2作為開(kāi)發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟
  • 關(guān)鍵字： FPGA  DDS  IP核    
共685條 19/46 |‹ « 17 18 19 20 21 22 23 24 25 26 » ›|

asic ip核介紹

您好，目前還沒(méi)有人創(chuàng )建詞條asic ip核!
歡迎您創(chuàng )建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。    創(chuàng )建詞條

asic ip核專(zhuān)欄文章

更多

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>