淺談FPGA與ASIC的設計優(yōu)勢

ASIC 和 FPGA 具有不同的價(jià)值主張，選擇其中之一之前，一定要對其進(jìn)行仔細評估。2種技術(shù)的比較信息非常豐富。這里介紹了ASIC和FPGA的優(yōu)勢與劣勢。

FPGA 和 ASIC 的設計優(yōu)勢比較

FPGA 的設計優(yōu)勢

更快的面市時(shí)間 - 無(wú)需布線(xiàn)、掩模和其它制造步驟

無(wú) NRE(臨時(shí)花費) - 與 ASIC 設計有關(guān)的成本

縮短了設計周期 - 由于軟件可以處理很多布線(xiàn)、布局和實(shí)現問(wèn)題

更加可預測的項目周期 - 由于消除了可能的 re-spin、晶圓容量等

現場(chǎng)可重編程能力 - 可以遠程上傳的新比特流

ASIC 的設計優(yōu)勢

全定制性能 - 實(shí)現設計，因為器件滿(mǎn)足設計技術(shù)要求

降低單位成本 - 用于實(shí)現大批量設計

小型化 - 器件滿(mǎn)足設計技術(shù)要求

較高的內部時(shí)鐘速度 - 量身定制所以執行速度較快

專(zhuān)用集成電路 - 大規模生產(chǎn)的話(huà)成本比FPGA低

過(guò) 去 FPGA 用于速度/復雜度/容量較低的設計，而今天的 FPGA 則可以輕松突破 500 MHz 的性能障礙。FPGA 能夠以更低的價(jià)格實(shí)現無(wú)可比擬的邏輯密度增加和一大批其它特性(如嵌入式處理器、DSP 模塊、時(shí)鐘技術(shù)和高速串行)，現已幾乎成為任何設計的首選。

FPGA 和 ASIC 的設計流程對比

FPGA 和 ASIC 的設計流程對比

FPGA 設計流程消除了復雜的而又耗時(shí)的平面布局、布局和布線(xiàn)、時(shí)序分析和掩模/項目的 re-spin 階段，因為設計邏輯已經(jīng)被綜合到通過(guò)驗證的、特色 FPGA 器件上了。

然而，必要時(shí)，Xilinx 還能夠提供先進(jìn)的平面布局、層次化設計和時(shí)序工具，使用戶(hù)能夠將要求最苛刻的設計的性能最大化。