<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > FPGA和ASIC的比較

FPGA和ASIC的比較

作者: 時(shí)間:2012-09-18 來(lái)源:網(wǎng)絡(luò ) 收藏

是英文的Application Specific Integrated Circuits縮寫(xiě),即專(zhuān)用集成電路,是指應特定用戶(hù)要求和特定電子系統的需要而設計、制造的集成電路。目前用CPLD(復雜可編程邏輯器件)和(現場(chǎng)可編程邏輯陣列)來(lái)進(jìn)行設計是最為流行的方式之一,它們的共性是都具有用戶(hù)現場(chǎng)可編程特性,都支持邊界掃描技術(shù),但兩者在集成度、速度以及編程方式上具有各自的特點(diǎn)。的特點(diǎn)是面向特定用戶(hù)的需求,品種多、批量少,要求設計和生產(chǎn)周期短,它作為集成電路技術(shù)與特定用戶(hù)的整機或系統技術(shù)緊密結合的產(chǎn)物,與通用集成電路相比具有體積更小、重量更輕、功耗更低、可*性提高、性能提高、保密性增強、成本降低等優(yōu)點(diǎn)。

本文引用地址:http://dyxdggzs.com/article/189904.htm

特別適合于樣品研制或小批量產(chǎn)品開(kāi)發(fā),使產(chǎn)品能以最快的速度上市,而當市場(chǎng)擴大時(shí),它可以很容易的由ASIC實(shí)現,因此開(kāi)發(fā)風(fēng)險也大為降低。但ASIC也有它固有的優(yōu)勢,芯片可以獲得最優(yōu)的性能,即面積利用率高、速度快、功耗低,批量成本低,所以在今后一段時(shí)間內ASIC仍然會(huì )占據高端芯片市場(chǎng)和大批量應用的成熟中低端市場(chǎng)。



關(guān)鍵詞: FPGA ASIC 比較

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>