<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> asic ip核

pen-Silicon,MIPS科技和DolphinTechnology攜手實(shí)現TSMC 40nm 工藝下超過(guò)2.4GHz 的ASIC CPU性能

  •   為數字消費、家庭網(wǎng)絡(luò )、無(wú)線(xiàn)、通信和商業(yè)應用提供業(yè)界標準處理器架構與內核的領(lǐng)導廠(chǎng)商美普思科技公司(MIPS Technologies, Inc., 納斯達克代碼:MIPS)攜手Open-Silicon, Inc.和 Dolphin Technology 流片成功典型條件下超過(guò) 2.4GHz 的高性能 ASIC 處理器。這一針對臺積電參考流程簽核條件時(shí)序收斂評估的成果,將成為有史以來(lái)最高頻率的 ASIC 處理器之一,彰顯了公司構建基于高性能處理器系統的業(yè)界領(lǐng)先技術(shù)。這種高性能 ASIC 處理器是 65nm
  • 關(guān)鍵字: MIPS  ASIC   CPU  

賽靈思與VSofts演示基于賽靈思FPGA的低延時(shí)實(shí)時(shí)H.264/AVC-I IP核壓縮解決方案

  •   球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司與Vanguard Software Solutions 公司 (VSofts) 在 IBC2010 大會(huì )上聯(lián)合演示了 VSofts H.264/AVC-I IP 核的強大功能:能實(shí)現超低延時(shí),且其現場(chǎng)可編程門(mén)陣列 (FPGA) 實(shí)施方案不僅符合國際電信聯(lián)盟 (ITU) 和 Panasonic AVC-Intra 標準,而且還支持業(yè)界標準的編解碼器,能在實(shí)時(shí)視頻廣播應用中確保源視頻到編碼視頻的最小延遲。   VSofts 市場(chǎng)營(yíng)銷(xiāo)副總裁 Felix Nemirovsky
  • 關(guān)鍵字: 賽靈思  FPGA  IP核  

ASIC和微處理器芯片供電電源

  •   今天的高性能ASIC和微處理器芯片消耗的功率可超過(guò)150瓦。對于1 V1.5 V的供電電壓,這些器件所需要的電流可輕易超過(guò)100 A。通過(guò)采用多相直流/直流轉換器,為此類(lèi)器件供電的任務(wù)可變得更容易處理。 目前,可擴展控
  • 關(guān)鍵字: 電源  供電  芯片  微處理器  ASIC  

2010年中國國際IP核推介會(huì )上海站舉辦在即

  •   在工業(yè)和信息化部電子信息司的指導和國家集成電路公共服務(wù)聯(lián)盟的大力支持下,由工業(yè)和信息化部軟件與集成電路促進(jìn)中心(CSIP)主辦,上海集成電路技術(shù)與產(chǎn)業(yè)促進(jìn)中心承辦的2010年中國(上海)國際IP核推介會(huì )于9月17日在上海集成電路技術(shù)與產(chǎn)業(yè)促進(jìn)中心1樓多功能廳舉行。   此次推介會(huì )將深入分析和探討我國IP核市場(chǎng)發(fā)展現狀,并重點(diǎn)推介接口類(lèi)IP核技術(shù),來(lái)自各知名廠(chǎng)商的技術(shù)專(zhuān)家將與各位分享接口類(lèi)IP的相關(guān)技術(shù)和應用解決方案,推動(dòng)我過(guò)IP及SoC市場(chǎng)的健康良性發(fā)展。同時(shí),繼2010年中國國際IP核推介會(huì )北京站
  • 關(guān)鍵字: IP核  嵌入式CPU  

基于FPGA實(shí)現的SCI接口電路IP核的設計

  • 隨著(zhù)超大規模集成電路(VeryLargeScaleIntegrationVLSI)工藝技術(shù)的發(fā)展,芯片的規模越來(lái)越大,集成規模...
  • 關(guān)鍵字: FPGA  IP核  SCI接口電路  VLSI  

基于FPGA的仿真系統數據采集控制器IP核設計

  • 現代模擬仿真技術(shù)[1]廣泛應用在系統設計、系統分析以及教育訓練中。在模擬過(guò)程中,存在大量向前端模擬裝...
  • 關(guān)鍵字: IP核  仿真系統  數據采集  FPGA  

系統設計師只是盲動(dòng)的中間人嗎?

  •   在嵌入式設計領(lǐng)域,系統設計被視為運用高層次算法建模技術(shù)和軟件語(yǔ)言來(lái)描述可編程設備中的電子系統。傳統上,系統設計通過(guò)片上系統(SoC)設計(包含ASIC及FPGA)來(lái)實(shí)現,特別是FPGA越來(lái)越普遍。這種方法論面向軟件工程師,可以規避晦澀難懂的硬件描述語(yǔ)言(HDL),同時(shí)駕輕就熟地管理復雜的SoC系統。   在設計過(guò)程中,每個(gè)設計人員各司其職,所完成的各個(gè)設計部分最后被歸攏起來(lái),構成完整的產(chǎn)品設計。負責定義設計的各個(gè)組成部分并將其組合起來(lái)以滿(mǎn)足產(chǎn)品設計規范的人就是通觀(guān)產(chǎn)品開(kāi)發(fā)全局的人,多數情況下是系統設
  • 關(guān)鍵字: 嵌入式設計  SoC  ASIC  201008  

軟件無(wú)線(xiàn)電設計中ASIC、FPGA和DSP的選擇

  • ASIC、FPGA和DSP的應用領(lǐng)域呈現相互覆蓋的趨勢,使設計人員必須在軟件無(wú)線(xiàn)電結構設計中重新考慮器件選擇...
  • 關(guān)鍵字: FPGA  ASIC  DSP  軟件無(wú)線(xiàn)電  

歐勝myZone技術(shù)為耳機和耳麥提供數字環(huán)境噪聲消除專(zhuān)用電路

  •   歐勝微電子有限公司今日宣布推出編號為WM2002的創(chuàng )新型立體聲耳機驅動(dòng)器,它是全球第一款可商業(yè)應用的環(huán)境噪聲消除(ANC)特定用途集成電路(ASIC)。WM2002帶有歐勝革命性的myZone™數字環(huán)境噪音消除(ANC)技術(shù),它將確保全球電子制造商們?yōu)橄M者提供高性?xún)r(jià)比的、針對主流市場(chǎng)的、帶噪音消除的耳機和耳麥。   WM2002采用獨有的前饋噪音消除技術(shù),可提供同類(lèi)最佳的數字ANC性能,最高的峰值主動(dòng)環(huán)境噪音消除可達30dB。通過(guò)聲學(xué)實(shí)現手段,WM2002可主動(dòng)消除頻率高達3.5K
  • 關(guān)鍵字: 歐勝微電子  ASIC  驅動(dòng)器  WM2002  

如何選用軟件無(wú)線(xiàn)電結構設計器件

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: 軟件無(wú)線(xiàn)電  ASIC  FPGA  

賽靈思28納米FPGA明年量產(chǎn) 強攻ASIC陣地

  •   現場(chǎng)可編程邏輯閘陣列芯片(FPGA)近年來(lái)加速取代特殊應用芯片(ASIC)市場(chǎng),FPGA雙雄賽靈思(Xilinx)與阿爾特拉(Altera)先后推出28納米FPGA產(chǎn)品,可望加速FPGA取代ASIC市場(chǎng),賽靈思亞太區營(yíng)銷(xiāo)及應用總監張宇清指出,28納米FPGA可大幅提升效能,并降低功耗與價(jià)格,拓展以往FPGA無(wú)法取代的ASIC市場(chǎng),加速FPGA 市場(chǎng)的成長(cháng)力道。   張宇清指出,FPGA要取代ASIC市場(chǎng)有4大障礙,包括需要提高更大的容量、更高的系統效能、更低的功耗與更低的成本,過(guò)去在40納米雖然已有
  • 關(guān)鍵字: FPGA  ASIC  28納米  

軟件無(wú)線(xiàn)電設計中ASIC、FPGA和DSP的選擇策略

DDR3存儲器接口控制器IP加速數據處理應用

  • DDR3存儲器系統可以大大提升各種數據處理應用的性能。然而,和過(guò)去幾代(DDR和DDR2)器件相比,DDR3存儲器器件...
  • 關(guān)鍵字: FPGA  IP核  DDR3  數據處理  

可編程ASIC器件主從式下載開(kāi)發(fā)系統的設計

  • 1引言當前在EDA領(lǐng)域,只要具備臺式或筆記本電腦并裝有工具軟件,就可以方便地對可編程ASIC(CPLD/FPGA)...
  • 關(guān)鍵字: FPGA  ASIC  嵌入式  EDA  ISP  
共685條 24/46 |‹ « 22 23 24 25 26 27 28 29 30 31 » ›|

asic ip核介紹

您好,目前還沒(méi)有人創(chuàng )建詞條asic ip核!
歡迎您創(chuàng )建該詞條,闡述對asic ip核的理解,并與今后在此搜索asic ip核的朋友們分享。    創(chuàng )建詞條

asic ip核專(zhuān)欄文章

更多

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>