EEPW首頁(yè) >>
主題列表 >>
asic ip核
asic ip核 文章 進(jìn)入asic ip核技術(shù)社區
線(xiàn)性調頻信號基于FPGA IP核的脈沖壓縮設計
- 摘要：為實(shí)現線(xiàn)性調頻信號的數字脈沖壓縮，設計一個(gè)FPGA硬件平臺，并著(zhù)重提出一種基于FPGA IP核的脈沖壓縮設計方法。針對脈沖壓縮進(jìn)行了理論分析和Matlab仿真，設計完成后對系統軟、硬件進(jìn)行了全面測試，并根據實(shí)測數
- 關(guān)鍵字： FPGA 線(xiàn)性調頻信號 IP核 脈沖壓縮
萊迪思和FLEXIBILIS推出首個(gè)FPGA以太網(wǎng)交換IP核
- 萊迪思半導體公司（NASDAQ: LSCC）和Flexibilis Oy今日宣布了即可獲取Flexibilis以太網(wǎng)交換（FES）IP核。三速（10Mbps/100Mbps/1Gbps）FES IP核工作在以太網(wǎng)第2層，每個(gè)端口具有Gigabit的轉換能力。支持Gigabit光纖和Gigabit雙絞線(xiàn)銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達每端口四個(gè)隊列。
- 關(guān)鍵字： LSCC FES – HSR IP核
ASIC后端設計中的時(shí)鐘樹(shù)綜合
- 摘要：時(shí)鐘樹(shù)綜合是當今集成電路設計中的重要環(huán)節，因此在FFT處理器芯片的版圖設計過(guò)程中，為了達到良好的布局效果，采用時(shí)序驅動(dòng)布局，同時(shí)限制了布局密度；為了使時(shí)鐘偏移盡可能少，采用了時(shí)鐘樹(shù)自動(dòng)綜合和手動(dòng)修改
- 關(guān)鍵字： ASIC 后端設計 時(shí)鐘樹(shù)
賽靈思變革生態(tài)系統加速可編程平臺主流應用進(jìn)程
- 日前， 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX)）宣布，為建立新的 FPGA 應用市場(chǎng)， 賽靈思公司將通過(guò)其開(kāi)放式平臺以及對業(yè)界重要標準的支持變革生態(tài)系統， 推動(dòng)賽靈思聯(lián)盟計劃向縱深層次發(fā)展。作為該計劃的一部分， 賽靈思將幫助 FPGA 用戶(hù)根據其具體的設計與開(kāi)發(fā)要求更方便快捷地找到理想的合作伙伴， 同時(shí)提升客戶(hù)與賽靈思聯(lián)盟計劃成員合作時(shí)的滿(mǎn)意度和質(zhì)量。 賽靈思合作伙伴生態(tài)系統及聯(lián)盟高級總監 Dave Tokic 指出： “客戶(hù)開(kāi)始越來(lái)
- 關(guān)鍵字： Xilinx ASIC ASSP
三大系列28nm器件成功融入主流高端ASIC和ASSP市場(chǎng)
- 自上世紀80年代中期FPGA作為1,500 ASIC等效門(mén)器件首次進(jìn)入市場(chǎng)以來(lái)，FPGA已經(jīng)取得了長(cháng)足的發(fā)展。二十年后，隨著(zhù)賽靈思新款7系列的推出，FPGA準備實(shí)踐其曾經(jīng)的承諾，即在某天完全取代ASIC，成為電子行業(yè)的主流邏輯IC。隨著(zhù)7系列FPGA的推出，通過(guò)更低的傳統上由ASIC和ASSP占據主要地位的中低批量應用市場(chǎng)的總擁有成本，同時(shí)為大批量應用市場(chǎng)提供等同的總擁有成本，賽靈思進(jìn)而從PLD生產(chǎn)商搖身一變成為了一流的邏輯IC供應商。另外，這種總擁有成本上的優(yōu)勢與傳統上FPGA能夠加速產(chǎn)品面市和降低
- 關(guān)鍵字： Xilinx 28nm ASIC ASSP
ASIC原型驗證板DDR2 速率再攀高峰
- 唐芯微電子(Infix-IP)Altera Stratix IV 530/820 FPGA單顆(MB3100-A5/8)和雙顆(D-MB3100A)原型驗證平臺半年來(lái)在用戶(hù)項目使用中，從性能、價(jià)格、穩定性來(lái)說(shuō)已得到了用戶(hù)的很高評價(jià)，當然，唐芯微人還是不失抓住每一次售后機會(huì )，把握用戶(hù)提出的問(wèn)題和建議，配合用戶(hù)完成項目的同時(shí)對這款產(chǎn)品進(jìn)行一次次優(yōu)化修正，不但用戶(hù)對唐芯微電子售后服務(wù)有了更進(jìn)一步體會(huì )，而且幾項技術(shù)成果的突破也讓用戶(hù)刮目相看。 比如，在這一定要再提一下的是，經(jīng)過(guò)唐芯微(Infix-IP)
- 關(guān)鍵字： 唐芯微電子 ASIC
ASIC原型驗證板DDR2 速率再攀高峰
- 唐芯微電子(Infix-IP)Altera Stratix IV 530/820 FPGA單顆(MB3100-A5/8)和雙顆(D-MB3100A)原型驗證平臺半年來(lái)在用戶(hù)項目使用中，從性能、價(jià)格、穩定性來(lái)說(shuō)已得到了用戶(hù)的很高評價(jià)，當然，唐芯微人還是不失抓住每一次售后機會(huì )，把握用戶(hù)提出的問(wèn)題和建議，配合用戶(hù)完成項目的同時(shí)對這款產(chǎn)品進(jìn)行一次次優(yōu)化修正，不但用戶(hù)對唐芯微電子售后服務(wù)有了更進(jìn)一步體會(huì )，而且幾項技術(shù)成果的突破也讓用戶(hù)刮目相看。
- 關(guān)鍵字： ASIC DDR2
SOPC設計中自定義IP的開(kāi)發(fā)
- 1? SOPC技術(shù)與IP核 SOPC的主要思想是提供一個(gè)IP庫，用戶(hù)從IP庫中選擇IP核來(lái)組裝系統，因此IP核是SOPC設計的關(guān)鍵技術(shù)之一。雖然IP核一詞在眾多場(chǎng)合被使用，但它并沒(méi)有一個(gè)統一的定義。從概念上可以這樣理解它：IP核是指將一些在數字電路中常用但比較復雜的功能塊，如FIR濾波器、SDRAM控制器、UART控制器等設計成可修改參數的模塊，讓其他用戶(hù)可以直接調用這些模塊，這樣就大大減輕了工程師的負擔，避免重復勞動(dòng)，縮短系統開(kāi)發(fā)時(shí)間。
- 關(guān)鍵字： SOPC IP核
asic ip核介紹
您好，目前還沒(méi)有人創(chuàng )建詞條asic ip核!
歡迎您創(chuàng )建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。 創(chuàng )建詞條
asic ip核電路
asic ip核相關(guān)帖子
asic ip核資料下載
asic ip核專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473