系統級封裝應用中的元器件分割

　　系統級封裝(SiP)的高速或有效開(kāi)發(fā)已促使電子產(chǎn)業(yè)鏈中的供應商就系統分割決策進(jìn)行更廣泛的協(xié)作。與以前采用獨立封裝的電子器件不同，今天的封裝承包商與半導體器件制造商必須共同努力定義可行且最為有效的分割方法。因此，需要一個(gè)規范的工程方法來(lái)確保這些上游約定能夠在設計早期得以實(shí)現，這其中尤其強調預先優(yōu)化SiP設計。只有這樣，才能有效地評估系統選項、權衡基板的廣泛分類(lèi)與可用工藝、并評估各種選項的性能折衷。

　　下列幾大因素推動(dòng)了設計與實(shí)現SiP解決方案這一決策。一個(gè)最為顯著(zhù)的原因是SiP可以減少無(wú)線(xiàn)射頻(RF)設計的復雜性，這對缺少RF板級設計經(jīng)驗的系統設計者而言意味著(zhù)實(shí)現起來(lái)會(huì )更加容易。選擇SiP 的另一原因是可以利用單獨且完全優(yōu)化的器件，而無(wú)需采用全集成設計。在很多情況下，SoC方案在功耗方面的效率并不及SiP。

　　嵌入式存儲器一度是芯片設計者眼中的圣杯，但隨著(zhù)競爭的加劇與價(jià)格的下滑，存儲器的SoC集成被認為成本過(guò)于昂貴，根本無(wú)法與層疊式裸片封裝方案相抗衡。因而，在WLAN和其他對成本敏感的消費類(lèi)應用中，存儲器與邏輯器件的層疊式裸片封裝方案得到了廣泛應用。

　　另一個(gè)促成SiP實(shí)現的因素是上市時(shí)間。很多情況下， SoC都需要有長(cháng)達18個(gè)月的冗長(cháng)開(kāi)發(fā)周期，相比SiP，SoC要處理更大、更復雜的器件并面臨更高的風(fēng)險，而進(jìn)度的延遲會(huì )使企業(yè)喪失商機。因此，很多公司都將SiP視為一種替代方法，用來(lái)避免標準SoC實(shí)現中容易出現的開(kāi)發(fā)周期延誤。

    在實(shí)現SiP的眾多原因中，最重要的是成本、上市時(shí)間及減少參考設計復雜性這三項因素。

    SiP設計會(huì )受到總體尺寸和高度等封裝限制的影響，而高度對SiP封裝中的無(wú)源器件正是一個(gè)常見(jiàn)的約束條件。開(kāi)始分割一項設計的較佳方法是從示意圖、材料清單(BOM)、封裝類(lèi)型以及所要求的物理封裝尺寸 (包括高度在內)開(kāi)始。無(wú)源器件通常尺寸較長(cháng)，因此分割的第一步就應該挑選出哪些器件在封裝尺寸參數所規定的高度范圍內。

    一旦這一初始分割完成，第二張反映封裝到系統邊界的電路原理圖就可創(chuàng )建出來(lái)。系統設計人員在分割前期的介入十分重要，因為這個(gè)階段所做的決定會(huì )影響最后SiP裝配的整體性能以及功能。

    系統設計者同意基本分割后，就可以利用仿真來(lái)評估 SiP的機械與熱極限指標。任何可能的解決方案都存在潛在問(wèn)題，所以需要設計這些仿真來(lái)確保封裝能充分散熱，保持裸片溫度處于最高結溫之下，并確保熱循環(huán)發(fā)生時(shí)有足夠的機械穩定性。一旦驗證該平臺滿(mǎn)足所有機械與熱要求，下一步便是細化SiP布局。

    當封裝寄生參數得以確定后，SiP中實(shí)現的濾波器通常需要對電容值進(jìn)行調整。這個(gè)設計階段包括首先生成關(guān)鍵電路并進(jìn)行布局，隨后對這些電路的電氣性能(包括阻抗控制、時(shí)序、串擾及插入損失等)進(jìn)行仿真。

    在考慮關(guān)鍵電路之后，再對余下的電路進(jìn)行布線(xiàn)。一旦全部布線(xiàn)完工，還要對關(guān)鍵電路進(jìn)行再一次仿真。這一次，仿真著(zhù)重檢查鄰近電路間的電氣耦合性。此外，還需要考慮互感、電容、以及濾波器中的旁路電容等因素。如果不考慮濾波器或balun中的所有潛在電容源，將會(huì )導致偏離中心頻率及不良的回波損耗性能。

　　此外，濾波器的通帶平坦度或截止區域尖銳度還受無(wú)源器件值與容差的影響。

　　MonteCarlo模擬方法對評估圖像抑制濾波器等無(wú)源網(wǎng)絡(luò )中器件的容差大小很有效。容差1(的無(wú)源器件肯定要比容差5(的無(wú)源器件具有更好的整體響應。但是在某些情況下，容差5(的器件并不會(huì )產(chǎn)生過(guò)多的偏移而使無(wú)源網(wǎng)絡(luò )偏離指標。為避免產(chǎn)生不必要的成本浪費，有必要將無(wú)源器件的容差控制在應用限制之內。

    一旦仿真與數據分析結束，就會(huì )得到明確的無(wú)源器件可接受數值，而且BOM也可以用成本最低但能提供相同性能的器件來(lái)完成。從這一步開(kāi)始，SiP程序可以采用與其它封裝程序一樣的方式運行。

    如此看來(lái)，為SiP找尋一條合適的解決之路包括首先根據已有的封裝約束對BOM進(jìn)行分割；其次利用機械與熱仿真確保封裝約束不會(huì )使器件過(guò)熱或機械不穩定。布局與電氣仿真是一次通過(guò)的成功基礎，而且只能利用一個(gè)具有良好相關(guān)性的仿真工具來(lái)實(shí)現。類(lèi)似的工具需要花費很長(cháng)的時(shí)間進(jìn)行測試和預測分析。如果沒(méi)有這種關(guān)聯(lián)工具，很多設計都會(huì )在SiP準備上市前重復多次。遵循這些簡(jiǎn)單的指導可以提高成功的機會(huì )。

    此外，還需要進(jìn)行很多其他選擇，例如層壓基板材料(環(huán)?；驘o(wú)鉛)與焊錫合金成分等。所有這些都會(huì )影響最終解決方案的成本與可靠性，因此都不能忽視。每一種SiP解決方案在某些方面都是唯一的，因而需要開(kāi)發(fā)新的工藝技術(shù)或材料。

    如果沒(méi)有與SiP系統設計師進(jìn)行早期約定，那么許多需要在批量生產(chǎn)以前解決的問(wèn)題都不會(huì )得到答案。這樣的結果導致：作為一種較為普遍的快速解決方案，調試時(shí)間卻可能會(huì )變得十分冗長(cháng)。這種傳統方法包括改變無(wú)源器件值來(lái)將濾波器拉至中心頻率上。仔細規劃、上游約定以及關(guān)聯(lián)性良好的仿真工具對一次通過(guò)和縮短上市時(shí)間都十分重要。