臺積電3nm良率難提升 多版本3nm工藝在路上

近日，關(guān)于臺積電3nm工藝制程有了新消息，據外媒digitimes最新報道，半導體設備廠(chǎng)商透露，臺積電3納米良率拉升難度飆升，臺積電因此多次修正3納米藍圖。

實(shí)際上，隨著(zhù)晶體管數量的堆積，內部結構的復雜化，3nm工藝制程的良品率確實(shí)很難快速提升，達成比較好的量產(chǎn)水平。

因此，臺積電或將規劃包括N3、N3E與N3B等多個(gè)不同良率和制程工藝的技術(shù)，以滿(mǎn)足不同廠(chǎng)商的性能需求，正如同去年蘋(píng)果在A(yíng)15上進(jìn)行不同芯片性能閹割一致，即能滿(mǎn)足量產(chǎn)需求，還能平攤制造成本，保持利潤。

此外，還有消息稱(chēng)臺積電將在2023年第一季度開(kāi)始向蘋(píng)果和英特爾等客戶(hù)運送3納米芯片，第一批采用3nm芯片的蘋(píng)果設備預計會(huì )在2023年首次亮相。

至于3nm到底何時(shí)才能正式亮相，我們還將持續觀(guān)察。