晶圓廠(chǎng)的FinFET混搭制程競賽

　　一線(xiàn)晶圓廠(chǎng)正紛紛以混搭20納米制程的方式，加速14或16納米鰭式電晶體(FinFET)量產(chǎn)腳步。包括IBM授權技術(shù)陣營(yíng)中的聯(lián)電、格羅方德 (GLOBALFOUNDRIES)和三星(Samsung)，皆預計在2014年以14納米FinFET前段閘極結合20納米后段金屬導線(xiàn)制程的方式達 成試量產(chǎn)目標;而臺積電為提早至2015年跨入16納米FinFET世代，初版方案亦可望采用類(lèi)似的混搭技術(shù)，足見(jiàn)此設計方式已成為晶圓廠(chǎng)進(jìn)入 FinFET世代的共通策略。

　　聯(lián)華電子市場(chǎng)行銷(xiāo)處處長(cháng)黃克勤提到，各家廠(chǎng)商在16/14納米FinFET的技術(shù)發(fā)展齊頭并進(jìn)，未來(lái)勢將引發(fā)更激烈的市場(chǎng)競爭。

　　聯(lián)華電子市場(chǎng)行銷(xiāo)處處長(cháng)黃克勤表示，FinFET制程可有效控管電晶體閘極漏電流問(wèn)題，并提高電子移動(dòng)率，因而能大幅提升晶片運算效能同時(shí)降低功 耗，現已成為全球晶圓廠(chǎng)新的角力戰場(chǎng)。為搶占市場(chǎng)先機，各家廠(chǎng)商也相繼祭出新的納米制程混搭方案，期透過(guò)20納米晶圓后段金屬導線(xiàn)(BEOL)制程技術(shù)， 加快14或16納米FinFET方案的量產(chǎn)腳步。

　　黃克勤進(jìn)一步分析，14或16納米FinFET對晶圓代工廠(chǎng)而言系重大技術(shù)革新，無(wú)論是立體電晶體結構設計、材料摻雜比例、溫度和物理特性掌握的難 度均大幅攀升;尤其在BEOL方面，要在短時(shí)間內將金屬導線(xiàn)制程微縮至1x納米的密度相當不容易，因此各家晶圓廠(chǎng)遂計劃在晶圓前段閘極制程(FOEL)先 一步導入FinFET，并沿用20納米BEOL方案，以縮短開(kāi)發(fā)時(shí)程和減輕投資負擔。

　　其中，聯(lián)電、格羅方德和三星已先后在2012年與IBM簽訂14納米FinFET合作計劃，并分別預定于2014年底～2015年，以14納米FinFET FOEL混搭20納米MOEL/BOEL的方式導入量產(chǎn)。

　　黃克勤認為，混搭方案將是推進(jìn)半導體制程提早1年演進(jìn)到1x納米FinFET的關(guān)鍵布局，不僅能加速設計與測試流程，亦有助控制成本，預估晶圓代工 業(yè)者初期都將采用此一架構，待技術(shù)日益成熟后才會(huì )全面升級為純16或14納米制程?，F階段，聯(lián)電已授權引進(jìn)IBM在半導體材料研究方面的Know-how 與技術(shù)支援，將用來(lái)優(yōu)化自行研發(fā)的14和20納米混搭制程，將于2015年正式投產(chǎn)。

　　格羅方德全球業(yè)務(wù)行銷(xiāo)暨設計品質(zhì)執行副總裁Mike Noonen也強調，該公司將于2014年底搶先推出14nm-XM制程，可充分利用現有20納米設備和技術(shù)資源，降低FinFET研發(fā)和制造成本，并簡(jiǎn) 化客戶(hù)新一代處理器的設計難度，盡速實(shí)現以立體電晶體結構減輕閘極漏電流的目標，進(jìn)而延伸摩爾定律(Moore"s Law)至新境界。

　　此外，臺積電近期也宣布2014年量產(chǎn)20納米后，將提前1年至2015年發(fā)表16納米FinFET制程，業(yè)界也預估其第一個(gè)量產(chǎn)版本將導入20奈 米BEOL混搭方案，才能順利在短短1年內，從20納米跨入16納米世代。由此可見(jiàn)，一線(xiàn)晶圓代工業(yè)者在挺進(jìn)FinFET領(lǐng)域的時(shí)間和成本壓力下，采用混 搭結構已成為一門(mén)顯學(xué)。