Cadence劉國軍：65nm及以下芯片設計要破傳統

　　幾年前，65nm芯片設計項目已經(jīng)在中國陸續開(kāi)展起來(lái)。中國芯片設計企業(yè)已逐步具備65nm芯片的設計能力。同時(shí)，由于65nm與以往更大特征尺寸的設計項目確實(shí)有很大不同，因此，對一些重要環(huán)節需要產(chǎn)業(yè)上下游共同關(guān)注。

　　關(guān)注一 如何確保IP質(zhì)量

　　雖然IP問(wèn)題與65nm芯片設計并不直接相關(guān)，由于他們的一些客戶(hù)在實(shí)際設計項目中遇到的比較大的問(wèn)題之一就是IP質(zhì)量問(wèn)題，因此應該引起業(yè)界的關(guān)注。

　　隨著(zhù)芯片設計采用更先進(jìn)的工藝技術(shù)，芯片規模越來(lái)越大，對IP的需求越來(lái)越多。

　　目前不同IP來(lái)源，不同代工廠(chǎng)，如何集成和驗證IP，特別是驗證IP的質(zhì)量，成為大規模SoC設計中一個(gè)越來(lái)越重要的問(wèn)題。如果IP的性能沒(méi)有達到SPEC上所描述的那樣，就會(huì )影響整個(gè)SoC的性能，導致客戶(hù)必須重新設計，給客戶(hù)帶來(lái)很大的損失。在這種狀況下，產(chǎn)業(yè)界需要重點(diǎn)解決幾個(gè)問(wèn)題：一是指定晶圓代工廠(chǎng)如何驗證IP，了解它的可靠性。二是如何了解IP的質(zhì)量。

　　為此， Cadence初創(chuàng )了Cadence Open Integration Plat-form平臺概念。該平臺包含了IP驗證和質(zhì)量認證等技術(shù)手段，更為重要的是，通過(guò)該平臺，Cadence一批富有經(jīng)驗的技術(shù)人員可以針對如何應用好IP、如何集成IP、檢測IP質(zhì)量等相關(guān)問(wèn)題為客戶(hù)提供咨詢(xún)。同時(shí)，Cadence也會(huì )提供IP設計的相關(guān)服務(wù)。賣(mài)IP不像賣(mài)一般商品那樣，IP一定要包含相關(guān)的環(huán)境和能力，特別是技術(shù)支持和服務(wù)的能力。而Cadence的做法恰好比較全面地解決了與IP相關(guān)的問(wèn)題。

　　關(guān)注二 如何實(shí)現軟硬件協(xié)同驗證

　　隨著(zhù)芯片規模的增大，驗證工作已經(jīng)占據芯片設計的主導位置。一些業(yè)內統計指出，目前芯片驗證已占據芯片設計工作量的70%。與此同時(shí)，由于SoC或復雜芯片設計的過(guò)程中，軟件設計工作量增長(cháng)的速度要比硬件快得多，因此，芯片驗證已經(jīng)不單單是傳統意義上硬件設計相關(guān)邏輯仿真和時(shí)序驗證，而是軟硬件協(xié)同驗證。

　　Cadence是芯片驗證工具的發(fā)明公司。而隨著(zhù)軟硬件協(xié)同驗證的發(fā)展趨勢，Cadence也提供了將硬件仿真器、軟硬件協(xié)同驗證平臺以及軟件仿真器合在一起來(lái)實(shí)現復雜SoC驗證的方法。Cadence Incisive Palladium和Xtreme Ⅲ系統級驗證平臺，可以在硬件驗證的過(guò)程中，允許芯片企業(yè)同時(shí)做軟件的開(kāi)發(fā)，從而加速系統級開(kāi)發(fā)的速度。如果在5年前，一些設計企業(yè)還可以采用人工的方法或購買(mǎi)更多的工作站來(lái)進(jìn)行芯片設計的驗證，到今天，芯片的設計復雜度使他們已經(jīng)沒(méi)有辦法規避了。去年，中科院計算所就采用了Cadence Incisive XtremeⅢ系統，加速了其下一代6400萬(wàn)門(mén)以上“龍芯3號”高級多核處理器RTL設計和驗證流程的開(kāi)發(fā)。

　　關(guān)注三 C語(yǔ)言進(jìn)行芯片設計逐步實(shí)用化

　　直到今天，芯片設計一直都采用硬件描述語(yǔ)言，但這種低級語(yǔ)言與C語(yǔ)言等高級語(yǔ)言相比，仿真速度較慢。為此，在芯片設計業(yè)早已對C語(yǔ)言提出需求，各家EDA工具企業(yè)在10多年前就開(kāi)始研發(fā)相關(guān)的技術(shù)。Cadence也在那時(shí)提出高級語(yǔ)言設計走向芯片的概念，但直到幾年前還沒(méi)能走向實(shí)用。不過(guò)，近兩年C語(yǔ)言走向芯片設計已經(jīng)有了很大進(jìn)展，EDA工具企業(yè)對C語(yǔ)言走向RTL的優(yōu)化工作已經(jīng)做得相當好了，能夠達到人工的水平。Cadence的C-to-Silicon編譯器在日本的某些公司已開(kāi)始應用。而且，最新的消息，卡西歐采用CadenceC-to-Silicon編譯器用于高級綜合已經(jīng)完成設計，這讓業(yè)界看到了采用C語(yǔ)言進(jìn)行芯片設計的希望。如果C語(yǔ)言能夠設計芯片，也會(huì )使軟硬件協(xié)同設計和驗證變得方便。

　　這幾年，C語(yǔ)言設計芯片可能會(huì )逐步走向現實(shí)。為此，Cadence已經(jīng)在中國開(kāi)始逐步推廣C-to-Silicon的相關(guān)技術(shù)。不過(guò)，與一般的軟件設計不同，應用C-to-Silicon需要設計工程師具備C語(yǔ)言和芯片設計的雙重經(jīng)驗，這對工程師也提出了新的要求。

　　關(guān)注四 低功耗設計要從RTL開(kāi)始