Cadence劉國軍：65nm及以下芯片設計要破傳統

　　因為眾所周知的漏電流問(wèn)題，65nm及以下芯片設計要解決的關(guān)鍵問(wèn)題之一就是功耗。在低功耗設計理念上，真正的低功耗設計從RTL就應該開(kāi)始，這一點(diǎn)非常關(guān)鍵。從前端就開(kāi)始優(yōu)化的效果與到后端才開(kāi)始優(yōu)化是非常不同的。如果等到芯片實(shí)現的時(shí)候再考慮功耗優(yōu)化問(wèn)題，那么所能降低功耗的程度就很有限了。而從前端設計就開(kāi)始考慮功耗優(yōu)化，那么到了后端，這種效果就會(huì )成倍地顯現出來(lái)。在這一理念之下，Cadence建立了完整的低功耗設計流程，在每個(gè)環(huán)節都提供低功耗的設計方法和工具。而Cadence的低功耗驗證流程，在邏輯和實(shí)現等環(huán)節都要考慮功耗問(wèn)題。目前這一設計流程在移動(dòng)設備芯片的設計上獲得成功。

　　關(guān)注五 數?；旌显O計應統一數據庫

　　芯片設計經(jīng)歷了起初針對分立器件的小型全定制設計、小規模數字設計以及大規模數字設計等幾個(gè)階段。曾經(jīng)有一個(gè)時(shí)期，數字設計是業(yè)界的關(guān)注點(diǎn)，但現在SoC設計使數?；旌显O計變得越來(lái)越重要。

　　數?；旌显O計的趨勢之一就是把大規模數字電路設計與模擬電路設計放在同一個(gè)數據庫中進(jìn)行，而且這個(gè)數據庫要涵蓋前端和后端。而Cadence也已經(jīng)把Virtu-oso全定制數?；旌显O計平臺與Encounter大規模數字電路設計平臺合在一起，采用一個(gè)統一的數據庫，使模擬電路與大規模數字電路可以實(shí)現交互設計。這個(gè)統一的數據庫名為OpenAccess，Cadence把它開(kāi)放給業(yè)界。

　　關(guān)注六 芯片設計過(guò)程要考慮DFM

　　在65nm芯片設計之前，可制造性設計(DFM)不需要設計企業(yè)考慮，那是晶圓代工廠(chǎng)要考慮的問(wèn)題;在65nm之后，芯片設計企業(yè)也不得不考慮可制造性設計了。這是一個(gè)重要的趨勢?？芍圃煨栽O計，其中就包括芯片企業(yè)需要建一些庫，例如存儲器、高速I(mǎi)/O等。目前就有好多客戶(hù)，特別是做高性能產(chǎn)品的客戶(hù)，找Cadence來(lái)幫助他們建低功耗的庫，這是一個(gè)明顯的趨勢。

　　雖然Cadence已在軟硬件協(xié)同驗證、低功耗、混合信號統一數據庫、DFM、C-to-Silicon等方面取得了一定的成果，但還有很多事情要做。目前，應用驅動(dòng)的系統級設計、OpenIntegrationPlatform(IP集成平臺)、更先進(jìn)節點(diǎn)技術(shù)的開(kāi)發(fā)是我們不斷投入的重點(diǎn)。